Jump to content

    
Sign in to follow this  
inter_pro

Ошибки работы Altium Designer 15

Recommended Posts

Это полезно, когда в этой области трассировка завершена и изменятся не будет.

 

В 17 версии грозятся фичей объединения полигонов. Частично это решит подобные вопросы

 

Share this post


Link to post
Share on other sites
Это полезно, когда в этой области трассировка завершена и изменятся не будет.

 

В целом да, но имхо это более выражено когда полигоны/регионы просто по-быстрому нарисовали от руки- я обычно для таких целей рисую контур на механике, а потом конвертирую, соответственно "прототип" полигона сохраняется.

 

В 17 версии грозятся фичей объединения полигонов. Частично это решит подобные вопросы

 

Смотрел несколько раз видео о новом контенте в 17 версии- безусловно вводят полезные фичи и видна работа, но имхо на новую версию это конечно не тянет, да и не с того в альтиуме начинают.

Share this post


Link to post
Share on other sites
Такие вещи лучше делать солид регионом, причем не сразу- а именно конвертированием из полигона(convert-expolde polygon to free primitives) :rolleyes: .

Я так понимаю преимущество в том что он не repour'ится, и не перекрывает полигоны.

Сейчас попробовал, вроде получилось, из минусов - не нашёл, есть ли возможность задавать remove islands\Necks. Пока получилось справится только правилами, но вообще интересно, насколько гибкий инструмент.

Раньше юзал его только для создания вырезов в платах.

 

Share this post


Link to post
Share on other sites
Я так понимаю преимущество в том что он не repour'ится, и не перекрывает полигоны.

 

И это в том числе.

 

Сейчас попробовал, вроде получилось, из минусов - не нашёл, есть ли возможность задавать remove islands\Necks. Пока получилось справится только правилами, но вообще интересно, насколько гибкий инструмент.

 

Нужно сначала настроить полигон перед разбивкой- в регионе таких настроек нет, да и не должно быть :laughing:

Share this post


Link to post
Share on other sites
Нужно сначала настроить полигон перед разбивкой- в регионе таких настроек нет, да и не должно быть :laughing:

Всё, теперь понял почему именно через конвертирование. Спасибо!

 

Share this post


Link to post
Share on other sites

Тут есть две (_|_), любезно предоставленные разработчиками этого ПОделия.

1) solid region нельзя конвертировать в copper pour. Т.е конвертация в одну сторону :a14:

2) solid region и канальная трассировка несовместимы. solid region просто не копируется :cranky:

Share this post


Link to post
Share on other sites

Тут заметил одну вещь, может глюк может мне повезло :) Итак, создаю output jobs files - настраиваю вывод в формате pdf, печатаю схему, вид платы, сборочный чертеж и т д, исрользую один контейнер для создания пдф документов, так вот заметил такую вещь, если добавлять последовательно все документы, то все документы которые выводится после печати draftsman документа, печатаются с изображением оного, лечится тем, что печать draftsman документа должна быть подключена последней к контейнеру. Так и должно быть или это таки баг? AD16.1.19.

 

 

Share this post


Link to post
Share on other sites

Поставил "на попробовать" версию 17.

 

Первая же проверка "incomplete connection" на старом готовом проекте показала, что или я чего-то не понимаю, или что-то радикально не так:

post-14158-1479474202_thumb.png

 

Координаты трасс совпадают с координатами via и pad, причем уже давно ставлю в настройках "показывать координаты до 5 знака".

 

И масса "ошибок" с "неподключенными" via на полигонах.

 

И опять что-то поменяли в скриптах: Fix_Connections, которым проверял наличие всяких "неаккуратностей" перестал работать, выдает:

post-14158-1479474798_thumb.png

 

И это буквально первые минуты и первые пробы новинки...

Share this post


Link to post
Share on other sites

Тоже загрузил старый проект. включил-- Только 60 ошибок. Все получены копированием канала в однотипном подключении Via

Но по новому правилу, так и есть, отрезки не доведены до центра Via.

Рядом Via без ошибки и естественно там чисто.

На плате все такие чистые --- кроме указанных в каналах.

 

Смотрите у себя или проект в студию

post-3671-1479478606_thumb.png

Share this post


Link to post
Share on other sites
И опять что-то поменяли в скриптах: Fix_Connections, которым проверял наличие всяких "неаккуратностей" перестал работать, выдает:

post-14158-1479474798_thumb.png

 

И это буквально первые минуты и первые пробы новинки...

 

Системный разделитель в винде надо поставить точку, "."

Share this post


Link to post
Share on other sites
Но по новому правилу, так и есть, отрезки не доведены до центра Via.

 

Но я ведь сразу указал - видимые в свойствах Via и Pad координаты совпадают, все доведено до центра.

 

А Via на полигонах - это как? Часть таких считается подключенной, часть нет :-(

 

Смотрите у себя или проект в студию

 

К сожалению, думаю никто мне не позволит выкладывать проект в публичный доступ, хоть и не гостайна.

 

Продолжение банкета: на Plane созданы Regions для удаления меди под ламелями разъема.

На обоих Plane появились фантомные Region без узлов, но генерирующие нарушение правил зазора, их "видно" только в PCBList:

post-14158-1479481235_thumb.png

 

Это старый проект, и естественно, никаких таких ошибок не было.

 

 

Системный разделитель в винде надо поставить точку, "."

 

Это делается в числе первых настроек винды, еще до установки софта, и так уже много лет :-)

 

Вот в другом скрипте, IsPadCenterConnected:

post-14158-1479482161.png

Share this post


Link to post
Share on other sites
видимые

Видимые и одинаковые-- две большие разницы.

Копи пасте в свойствах объектов и смотрите пропала ли ошибка

А Via на полигонах - это как

А никак. Я же не знаю что у вас.

У меня там не ругается.

на Plane созданы Regions

Ничего не скажу, так как давно перестал использовать Plane

Это старый проект, и естественно, никаких таких ошибок не было.

Так отключите проверку новых правил. Что вы сравниваете дойную и породистую корову.

Сравнивайте по одинаковым критеоиям

 

 

Share this post


Link to post
Share on other sites

Дублирование вырезов в плате при просмотре в 3D.

Собственно на скрине:

altiumpng_4388135_24257123.jpg

Все вырезы на плате дублируются влево и чуть вверх. Эффект наблюдается только при просмотре в 3D на больших платах. При экспорте всё нормально.

 

Версия 16.1.9

Edited by michurinec

Share this post


Link to post
Share on other sites

просмотрите их в SCHLIST

Возможно сами задублировали вырезы при копировании.

На малых платах, если дубль выреза не попадает в пределы платы, то его и не видно. Но это не означает, что его нет

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this