ig_f 0 8 октября, 2014 Опубликовано 8 октября, 2014 · Жалоба Здравствуйте! Имеется проект, в котором параллельные данные(16 каналов) с плис Cyclon III передаются микросхеме SERDES, попутно с ними клок 125 МГц, сдвинутый на 180 градусов. Хотелось бы передавать клок с PLL через вывод PLL_CLKOUT. Пока не могу понять в каком режиме при этом должен работать PLL и как добиться нужного сдвига фаз между данными и тактовой. Была мысль сделать так: внутренности плис тактировать с выхода с1 PLL, наружу подавать сигнал c выхода с0, при этом задать в настройках PLL сдвиг на 180 градусов. Как при этом дело будет обстоять с задержками между выходным клоком, с1 и соответственно данными? Опыта работы с PLL мало, выравнивание задержек тоже толком не занимался, так что подскажите общие принципы, в какую сторону смотреть, где прочесть, а там думаю сорентируюсь :rolleyes: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 8 октября, 2014 Опубликовано 8 октября, 2014 · Жалоба http://www.altera.com/literature/an/an479.pdf http://www.altera.com/literature/an/an433.pdf http://electronix.ru/forum/index.php?act=A...st&id=56693 http://www.ti.com/lit/ug/slaa545/slaa545.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DuHast 0 8 октября, 2014 Опубликовано 8 октября, 2014 · Жалоба Здравствуйте! Имеется проект, в котором параллельные данные(16 каналов) с плис Cyclon III передаются микросхеме SERDES, попутно с ними клок 125 МГц, сдвинутый на 180 градусов. Хотелось бы передавать клок с PLL через вывод PLL_CLKOUT. Пока не могу понять в каком режиме при этом должен работать PLL и как добиться нужного сдвига фаз между данными и тактовой. Была мысль сделать так: внутренности плис тактировать с выхода с1 PLL, наружу подавать сигнал c выхода с0, при этом задать в настройках PLL сдвиг на 180 градусов. Как при этом дело будет обстоять с задержками между выходным клоком, с1 и соответственно данными? Опыта работы с PLL мало, выравнивание задержек тоже толком не занимался, так что подскажите общие принципы, в какую сторону смотреть, где прочесть, а там думаю сорентируюсь :rolleyes: Можно просто подать на выход клок через инвертор. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ig_f 0 8 октября, 2014 Опубликовано 8 октября, 2014 · Жалоба http://www.altera.com/literature/an/an479.pdf http://www.altera.com/literature/an/an433.pdf http://electronix.ru/forum/index.php?act=A...st&id=56693 http://www.ti.com/lit/ug/slaa545/slaa545.pdf благодарю. просмотрел одним глазом пока, но думаю это то, что надо буду разбираться Можно просто подать на выход клок через инвертор. да были и такие мысли, и насчет DDR регистра подумывал, но это через обычный вывод - джиттер хуже чем через PLL_CLKOUT, поэтому решил с выхода PLL тактировать Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
