Jump to content

    
Sign in to follow this  
Erepb

Требуется помощь Cyclone IV

Recommended Posts

У альтеры есть такое, что некоторые сигналы используются и внутри чипа, но при этом берутся с ножки микросхемы, а не со внутреннего сигнала. В таком случае из-за отсутствия пуллапа ПЛИС не выходит в user mode, при том, что все остальное правильно сделано. Я на это нарывался уже в начале пути... Но я уже точно не помню, был ли это именно INIT_DONE, возможно, CONF_DONE.

Share this post


Link to post
Share on other sites
По-поводу тактов: делали 20 пустых - никакого эффекта, увеличивая на 10 тактов довели число пустых до 100 - тоже нет результата :)

Даиташит страница 8-7 - нужно 3192 пустых тактов.

Share this post


Link to post
Share on other sites
Даиташит страница 8-7 - нужно 3192 пустых тактов.

Это только в том случае, если используется CLKUSR.

Если он не используется, то:

When using the internal oscillator, you do not have to send additional clock cycles from an external source to the CLKUSR pin during the initialization stage.

Там же, стр.8-33:

Two DCLK falling edges are required after CONF_DONE goes high to begin the initialization of the device.

Share this post


Link to post
Share on other sites

Разбираемся дальше.

 

nCONFIG подтягивается до +3.3В через порт GPIO на самом процессоре.

Altera утверждает, что этого недостаточно. Подтягивающий резистор (pullup или puldown) нужен обязательно:

http://www.altera.com/support/kdb/solution...302011_751.html

 

Yes, a pull-up or pull-down resistor helps keep the nCONFIG line in a known state when the external host (a Max® II CPLD or a microcontroller) is not driving the line (for example, during external host reprogramming or power-up where the I/O driving nCONFIG may be tri-stated). If a pull-up resistor is added to the nCONFIG line, the FPGA stays in user mode if the external host is being reprogrammed. If a pull-down resistor is added to the nCONFIG line, the FPGA goes into reset mode if the external host is being reprogrammed.

 

Whenever the nCONFIG line is released high, ensure the first DCLK and DATA are not driven unintentionally. Altera recommends to keep the nCONFIG line low if the external host or the FPGA is not ready for configuration.

Share this post


Link to post
Share on other sites

Конфигурация из .rbf шлется LSB-first, т.е. каждый байт из файла надо выворачивать наизнанку, если у вас SPI порт работает в режиме MSB-first.

(см. http://www.altera.com/literature/hb/cyclon.../cyiv-51008.pdf, стр. 33)

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this