Jump to content

    

SystemVerilog [-:]

Здравствуйте.

 

Сталкнулся с конструкцией написанной на SystemVerilog.

A = B[5-:4];

 

Скажите пожалуйста, какие биты вектора В передаются в вектор А?

Share this post


Link to post
Share on other sites

5, 4, 3, 2

Share this post


Link to post
Share on other sites
Здравствуйте.

 

Сталкнулся с конструкцией написанной на SystemVerilog.

A = B[5-:4];

 

Скажите пожалуйста, какие биты вектора В передаются в вектор А?

 

Запись вида X[m -: n] означает: взять из вектора X n битов "вниз" (вправо), начиная с бита m.

Аналогичная запись вида X[m +: n] означает: взять из вектора X n битов "вверх" (влево), начиная с бита m.

Share this post


Link to post
Share on other sites

и последнее это еще в Verilog 2001 было :)

Share this post


Link to post
Share on other sites

Всем спасибо за развёрнутые ответы, всё понятно.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this