Jump to content

    
Sign in to follow this  
useronforum

Бесплатная программа, генерирующая плату с разводкой из модели на языке VHDL

Recommended Posts

Не буду обсуждать адекватность реальности поставленной задачи.... Может это первоклашка решил в технике разобраться или.....

мало-ли что у них там творится - в секретном бункере ядерных исследований... мож там людей по 20 лет наверх не выпускают...и куски урана везде валяются :)

-----------

Чисто спорта ради могу предложить такой вариант "генерации PCB с VHDL"

1) Описываем проект на VHDL, и верифицируем его в UVM.

2) Создаём .LIB \ .LEF файлы для К155 серии (с их внутренними задержками и т.п)

Также создаём TECH.LEF (технологические ограничения) для PCB и .QRC (описание паразитных RC в PCB)

3) делаем ASIC SP&R в Cadence (ну или Synopsys)

тулза обеспечит выполнение STA правил и сгенерит PCB топологию.

Вуаля!

------------

PS.

Совет посмотреть VHDL в RTL вьювере а потом перерисовать схему с экрана в P-CAD и сделать PCB плохой...

Если есть тригера, то кто вам выполнит и проконтролирует STA требования на PCB , кто-клок три построит и как?

При невыполнении правил STA , понижение частоты не поможет никак....

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this