[microchaos 0]

Здравствуйте,

 

Похоже, что я не понимаю концепции етого тулса... Надо взять VHDL, сделать из него блок и вставить в схему (Block Design). Но вот как это сделать - загадка... В квартусе всё ясно - сделал символ и вставил в схему. Но в Vivado - никак не могу найти, как сделать такую простую вещь...

Помогите разобраться, пожалуйста!

 

Спасибо за ранее!!!

[maksim.maneyev 0]

Чтоб сделать IP-блок ye;yj выбрaть tools->PackageIP. Но, если вы собираетесь делать весь проект самостоятельно,

я бы посоветовал не использовать block design вообще, а делать проект как обычно.

 

P.S. IP-core в block design это не символ в schematic top-level, а упакованное ip-core (как например corgen'овские ядра),

настройки которого делаются обычно через его gui (как в corgen'е). В Vivado каждое такое ip-core это отдельный проект,

т.е. порядок такой:

1.создаете отдельный проект, вводите код, симулируете

2.когда готово, упаковываете как ip

3. повторяете 1,2 для всех ядер, которые нужны

4. создаете проект, в котором будут использоваться эти ядра

5. в этом проекте подключаете репозиторий, в котором лежат ip-ядра

6. создаете block-design и в нем рисуете ваш проект с этими ядрами

Изменено 3 февраля, 2014 пользователем m_m

[microchaos 0]

Спасибо, м_м!

 

Да, именно так, как вы описали, я теперь и делаю. Но так очень не удобно, так как получается много проектов (каждому IP отдельный проект).

 

Что вы имеете в виду, когда говорите "делать проект как обычно"? Делать всё, что нужно в ISE? Но тогда еще нужен и ISE Design Suite? Или я чего-то не понимаю?

Изменено 3 февраля, 2014 пользователем microchaos

[maksim.maneyev 0]

Что вы имеете в виду, когда говорите "делать проект как обычно"? Делать всё, что нужно в ISE? Но тогда еще нужен и ISE Design Suite? Или я чего-то не понимаю?

 

Делать текстовый top-level и включать в него ваши модули как компоненты. Vivado это позволяет.

[microchaos 0]

Делать текстовый top-level и включать в него ваши модули как компоненты. Vivado это позволяет.

 

Понятно, спасибо!