[XBG432 0]

Использую Xilinx ISE 14.5.

Описываю на VHDL иерархическую структуру устройства.

Получаю Post - Place & Route модель, пишу для нее TestBench на VHDL.

Каким образом можно получить значение сигнала, который прописан

в одной из вложенных компонент устройства?

Значение сигнала без проблем наблюдается на диаграмме в ISim.

 

[akorud 0]

Использую Xilinx ISE 14.5.

Описываю на VHDL иерархическую структуру устройства.

Получаю Post - Place & Route модель, пишу для нее TestBench на VHDL.

Каким образом можно получить значение сигнала, который прописан

в одной из вложенных компонент устройства?

Значение сигнала без проблем наблюдается на диаграмме в ISim.

В Verilog можно так uut.module_1.submodule_2.signal_3

Как в VHDL - не знаю.

[XBG432 0]

В Verilog можно так uut.module_1.submodule_2.signal_3

Как в VHDL - не знаю.

 

Интуитивно понимаю, что где-то так и должно быть.

Но, то ли я не могу разобраться с иерархией компонент относительно TestBench,

то ли не понимаю, возможен такой доступ в принципе или нет?

[akorud 0]

Интуитивно понимаю, что где-то так и должно быть.

Но, то ли я не могу разобраться с иерархией компонент относительно TestBench,

то ли не понимаю, возможен такой доступ в принципе или нет?

Тут

см. 18.1 External names

[XBG432 0]

Тут

см. 18.1 External names

 

спасибо, в VHDL-2008 такая возможность есть, но

--

p.570

VHDL-87,-93, and -2002

These versions of VHDL do not allow external names

--

 

похоже, что это не поддерживает Xilinx ISE:-(

 

 

[Raven 8]

А что у вас в качестве симулятора используется? Залезание в потроха разных entity, если этого не позволяет язык, выполняется с помощью возможностей симулятора. По крайней мере, QuestaSim и VCS это позволяют (спец. командами и описаниями). Про ISim не знаю - почитайте в документации, или задайте на форуме именно такой вопрос.

[Kuzmi4 0]

2 XBG432

А разве нельзя обойтись без залезания в Post - Place & Route модель?

На сколько я помню, это мягко говоря не рекомендуют делать...

 

По теме:

VHDL Procedure — init_signal_spy()

[ZASADA 0]

я все нужные для тестов и отладки внутренние сигналы тупо вывожу наружу через выходы. и не парюсь. потом зачастую и не чищу, так и оставляю в воздухе, не мешают.

[LV26 0]

я все нужные для тестов и отладки внутренние сигналы тупо вывожу наружу через выходы. и не парюсь. потом зачастую и не чищу, так и оставляю в воздухе, не мешают.

 

Не всегда есть достаточное количество свободных пинов.

И скорее всего за максимальное быстродействие Вам бороться еще не доводилось.

 

2 XBG432

А разве нельзя обойтись без залезания в Post - Place & Route модель?

На сколько я помню, это мягко говоря не рекомендуют делать...

 

По теме:

VHDL Procedure — init_signal_spy()

 

Привет! :)

Это вроде как Моделсимовская фича... Нет?

[ZASADA 0]

Не всегда есть достаточное количество свободных пинов.

И скорее всего за максимальное быстродействие Вам бороться еще не доводилось.

какие свободные пины? на внешние ноги ничего выводить не надо, у человека проблема в симуляторе глянуть что внутри кучи вложенных модулей творится.

и да наверно за максимальное быстродействие я никогда не боролся, ничего быстрее гигабитного езернета и 1,5Гбит оптики не делал :crying:

[LV26 0]

какие свободные пины? на внешние ноги ничего выводить не надо, у человека проблема в симуляторе глянуть что внутри кучи вложенных модулей творится.

и да наверно за максимальное быстродействие я никогда не боролся, ничего быстрее гигабитного езернета и 1,5Гбит оптики не делал :crying:

Изъясняйтесь тогда точнее. Меня Ваше "вывожу наружу" + "в воздухе" сбило.

Ну... а пенисами меряться не собираюсь :)

[Kuzmi4 0]

...

Привет! :)

Это вроде как Моделсимовская фича... Нет?

Доброе утро B)

В принципе оно то так, но попробовать никто не мешает. Думаю это как раз выход из ситуации для ТС.

Само вытягивание сигналов из Post - Place & Route уже как то странно выглядит....так что можно и попробовать применить эту конструкцию.

[XBG432 0]

2 XBG432

А разве нельзя обойтись без залезания в Post - Place & Route модель?

На сколько я помню, это мягко говоря не рекомендуют делать...

 

По теме:

VHDL Procedure — init_signal_spy()

 

Так как раз в этом задача и стоит. Удивляет отсутствие автоматизации мониторинга сигналов в подобных ситуациях со стороны testbench.