[HardJoker 12]

55 минут назад, Сергей Борщ сказал:

Вопрос такой: надо мне диф. пару для ЭСЛ, сопротивление 50 Ом, плата 4-слойка JLCPCB 2313. В онлайн-калькуляторах рассчитал, что проводники должны быть 0.179 мм и расстояние между ними 0.127 мм.

Откуда такие цифры, если, согласно https://cart.jlcpcb.com/impedance, препрег 0,1 мм?

[Сергей Борщ 119]

29 минут назад, HardJoker сказал:

Откуда такие цифры, если, согласно https://cart.jlcpcb.com/impedance, препрег 0,1 мм?

Так вы высоту проводника поставили 0.1 мм вмесо 0.035

4 минуты назад, Сергей Борщ сказал:

Так вы высоту проводника поставили 0.1 мм вмесо 0.035

Ан нет, погорячился. Цифры из калькулятора pcbway 

У вас проницаемость 4.3 вместо 4.05

 

[HardJoker 12]

23 минуты назад, Сергей Борщ сказал:

У вас проницаемость 4.3 вместо 4.05

Пересчитал с 4.05

[Сергей Борщ 119]

3 часа назад, HardJoker сказал:

Пересчитал с 4.05

Хм... https://www.pcbway.com/pcb_prototype/impedance_calculator.html

 

Мда. "Разведчик, как никто другой, должен знать, что верить в наше время нельзя никому. Порой даже самому себе."

https://www.eeweb.com/tools/edge-coupled-microstrip-impedance/

Хоть голосованием решай:

https://www.allaboutcircuits.com/tools/edge-coupled-microstrip-impedance-calculator/

[HardJoker 12]

20 минут назад, Сергей Борщ сказал:

Хм... https://www.pcbway.com/pcb_prototype/impedance_calculator.html

 

Смущает результат Zo и Zdiff без дробной части и кратный. Для заявленой Zdiff=100 получил следущее:

[Сергей Борщ 119]

9 минут назад, HardJoker сказал:

Смущает результат Zo и Zdiff без дробной части и кратный.

Я подбирал ширину и зазор, результат там можно получить и с дробной частью и некратные. Сначала подобрал ширину проводника для одиночного микрополоска, потом с этой шириной подобрал зазор для нужного диф. сопротивления.

Но меня больше интересует вопрос - почему кикад не дает проводить диф. пару если clearance указан больше зазора между дорожками диф. пары. Хотя и конкретные размеры тоже интересны, безусловно. Но с размерами я могу подождать, а вот если кикад не дает проводить диф. пару из-за ошибки - надо писать им bug report, чтобы поскорее починили.

[baranovskiykonstantin 0]

On 2/27/2021 at 12:25 PM, Сергей Борщ said:

я хочу забить зазор между диф. парой и остальной медью 0.25 мм

Для этого нужно использовать особые правила (File->Board Setup->Design Rules->Custom Rules).

Например:

(version 1)
(rule D-_others
   (constraint clearance (min "0.25mm"))
   (condition "A.NetName == '/D-' && B.NetName != '/D+' "))
(rule D+_others
   (constraint clearance (min "0.25mm"))
   (condition "A.NetName == '/D+' && B.NetName != '/D-' "))

где D-_others и D+_other -- наименования правил, можно присваивать любые; '/D-' и '/D+' -- наименования сигналов диф.пары берутся из списка цепей (косая черта используется для обозначения инверсии на схеме); остальное должно быть очевидным.

Первое правило устанавливает особый зазор (0.25мм) между проводниками с именем '/D-' и остальными проводниками, кроме '/D+'.

Второе правило действует аналогично, но для другого проводника диф.пары.

[Uree 1]

Какая прелесть... даже альтиум со своей системой писания правил отдыхает, по сравнению с этим. Боюсь предположить, как будет выглядеть правило для класса диффпар и их зазора до полигонов класса питания или земли:)

[baranovskiykonstantin 0]

@Uree, как-то так:

(rule usb_power
   (constraint clearance (min "0.25mm"))
   (condition "A.NetClass == 'USB' && B.NetClass == 'Power'"))

 

[Uree 1]

Ну я имел в виду два класса, POWER & GROUND, и только их полигоны, а не пады-трассы-переходные.

Понятно, что описать все можно, но это уже получается программирование, а не дизайн...

[Сергей Борщ 119]

7 часов назад, baranovskiykonstantin сказал:

Для этого нужно использовать особые правила (File->Board Setup->Design Rules->Custom Rules).

Понятно. В баг-трекере нашел более изящное решение:

Цитата

(rule "dp clearance" (constraint clearance (min "1.5mm")) (condition "A.NetClass == 'diffPairClass' && B.NetClass != 'diffPairClass'"))

or to apply to all diff pairs regardless of class:

(rule "dp clearance"
  (constraint clearance (min "1.5mm"))
  (condition "A.isDiffPair() && !B.isDiffPair()"))

Но непонятно - если есть уже clearance в самом классе цепей - почему не использовать его. В чем смысл держать clearance и dp_clearance если реально использовать можно только одно из них. Впрочем, это вопрос как всегда в пустоту - у авторов свое представление о прекрасном.

[hw_engineer 0]

ВНЕЗАПНО вылезла небольшая засада: площадки со скруглениями, похоже, генерятся в гербер иначе, чем прямоугольные или овальные (см.рисунок - наличие и отсутствие D-кодов).

Технолог ворчит - плоттер (Silhouette Portrait 2) не режет временный трафарет с площадками со скруглениями.

"Настоящие" трафареты вроде вопросов не вызывают.

Сталкивался кто-нибудь?

 

PS: похоже, что дело не в "расширенном" формате гербер-файлов.

Изменено 28 апреля, 2021 пользователем hw_engineer
уточнение

[aaarrr 63]

7 minutes ago, hw_engineer said:

Технолог ворчит - плоттер (Silhouette Portrait 2) не режет временный трафарет с площадками со скруглениями.

Режет, но о-очень медленно :)

 

8 minutes ago, hw_engineer said:

Сталкивался кто-нибудь?

Просто делал копию kicad_pcb и текстовой заменой редактировал форму под плоттер.

[hw_engineer 0]

1 hour ago, aaarrr said:

текстовой заменой

А что конкретно там меняется?

Может получится скриптик нарисовать?

 

UPD: Кажется, понял :) Сделать замену можно скриптиком, если получится, выложу для истории.

 

UPD2: sed -i 's/ roundrect/ rect/g' ./file.kicad_pcb - это всё, что требуется... параметр `roundrect_rratio` просто игнорируется, если площадка становится `rect`.

 

aaarrr, спасибо!

Изменено 28 апреля, 2021 пользователем hw_engineer

[aaarrr 63]

1 minute ago, hw_engineer said:

А что конкретно там меняется?

Например:

(pad 1 smd roundrect (at 5.75 0) (size 0.3 1.15) (layers F.Cu F.Paste F.Mask) (roundrect_rratio 0.25)...) => (pad 1 smd rect (at 5.75 0) (size 0.3 1.15) (layers F.Cu F.Paste F.Mask)...)

Можно скриптик, а если плата простая, то и автозаменой в редакторе.