[demidrol 0]

Правда, объясните, чего же такого в нем уникального? High-Level Synthesis предлагают и куда более серьезные конторы (Mentor Graphics, Synopsys). Кстати, эти товарищи еще и не используют всякие проприетарные форматы для нетлистов (помнится, на презентации вивады докладчик так восхищенно рассказывал, что теперь оно поддерживает открытые стандарты тех же констрейнтов).

 

А вот написать нормальный редактор VHDL/Verilog у них почему-то нет времени (как был убогим в ISE, так и остался в Vivado -- после Sigasi от него натурально тошнит). Про работу в командной строке -- не осилили сделать такую нужную вещь, как автодополнение.

 

Зато столько криков -- "мы его переписали с нуля, на сферических конях в вакууме оно работает в n раз лучше"

[yes 0]

мало его кто любит, ибо только 7 семейство

 

но потенциально:

 

есть поддержка SV

если не ошибаюсь, то купить такую поддержку SV в Synopsys/Synplify стоит от $30к

 

более-менее (я сам только посмотрел) адекватный флоу, а не ISE с костылями в виде planahead-а

 

-------

 

ну а претензии по поводу редактора просто смешны - в своем фэйворит-едиторе правьте и тошнить не будет

[Dimidrol 0]

более-менее (я сам только посмотрел) адекватный флоу, а не ISE с костылями в виде planahead-а

 

Я вот что-то открыл его - с виду PlanAhead чистый. Ну поддерживать стал констрейнты и SV и чего-то там еще... Что я делаю не так?

[demidrol 0]

Я вот что-то открыл его - с виду PlanAhead чистый. Ну поддерживать стал констрейнты и SV и чего-то там еще... Что я делаю не так?

 

кстати, тот же товарищ на презентации вообще предлагал аналогом PlanAhead'а в Vivado не пользоваться. Говорит, что в большинстве случаев тайминги получатся хуже, чем при полностью автоматическом P&R.

[elzaro 0]

всмысле как аналогом PlanAhead'а в Vivado не пользоваться? кажись вивадо и есть его аналог, иличо?

[demidrol 0]

ЕМНИП, Vivado -- это successor Xst со всеми вытекающими.

[agate 0]

Вопрос ,

вивадо проект, задал set_output_delay, сдeлал сборку проекта. Все без ошибок.

Теперь мне надо узнать точную задержку выходного сигнала (дата) относительно клока.

 

Иду в меню тоол->репорт тиминг, набираю порт клок и выходной дата порт

 

Ответ всегда - Empty timing report

Я знаю в Алтере ета функция работает - а вивадо что то не так.

Кто-то пытался проверить специфические задержки таким образом?

 

Пробовал симулировать нетлист но у меня проблема с компиляцией библиотек (secureip).

[agate 0]

Вопрос ,

вивадо проект, задал set_output_delay, сдeлал сборку проекта. Все без ошибок.

Теперь мне надо узнать точную задержку выходного сигнала (дата) относительно клока.

 

Иду в меню тоол->репорт тиминг, набираю порт клок и выходной дата порт

 

Ответ всегда - Empty timing report

Я знаю в Алтере ета функция работает - а вивадо что то не так.

Кто-то пытался проверить специфические задержки таким образом?

 

Пробовал симулировать нетлист но у меня проблема с компиляцией библиотек (secureip).

Вопрос частично рассосался - если поставить source and destination clock.

[glock17 0]

Правда, объясните, чего же такого в нем уникального?

 

В том, что у меня на компе он - единственная программа, которая напрочь отказывается запускаться. :bb-offtopic:

[des00 1]

побывал на семинаре про вивадо, оригинально, но многое спорно. жаль что вел инженер службы поддержки, а не практикующий фпгашник %)

[Dan7 0]

Правда, объясните, чего же такого в нем уникального? High-Level Synthesis предлагают и куда более серьезные конторы (Mentor Graphics, Synopsys). Кстати, эти товарищи еще и не используют всякие проприетарные форматы для нетлистов (помнится, на презентации вивады докладчик так восхищенно рассказывал, что теперь оно поддерживает открытые стандарты тех же констрейнтов).

 

А вот написать нормальный редактор VHDL/Verilog у них почему-то нет времени (как был убогим в ISE, так и остался в Vivado -- после Sigasi от него натурально тошнит). Про работу в командной строке -- не осилили сделать такую нужную вещь, как автодополнение.

 

Зато столько криков -- "мы его переписали с нуля, на сферических конях в вакууме оно работает в n раз лучше"

 

По сравнению с продуктами Xilinx есть много улучшений:

- IP ядра не компилируются в нетлисты. Проект собирается целиком

- появился некоторый механизм создания собственных IP

- P&R стал детерминированным

 

А теперь маркетинг:

- Vivado не поддерживает 6 поколение (хотя изначально делался под него)

- новые IP ядра выходят в основном под Vivado

 

Ну и бочка дегтя :

- проталкивать параметры по иерархии IP ядер все еще нельзя

- отсутствует поддержка Zynq

- большинство функций ожидается в 2016+

 

 

Вообщем, понятно почему такой софт уступает сторонним решениям. Все-таки это разные весовые категории.

Непонятно, почему та же Altera смогла сделать вменяемый софт для своих продуктов. В течении всей презентации Vivado

сквозила мысль: скоро [2016+] мы сделаем как у Altera [есть сейчас]

[Bad0512 0]

По сравнению с продуктами Xilinx есть много улучшений:

- IP ядра не компилируются в нетлисты. Проект собирается целиком

Вы считаете это улучшением? Весьма спорно...

 

- P&R стал детерминированным

Объясните поподробнее что это значит?

 

А теперь маркетинг:

- Vivado не поддерживает 6 поколение (хотя изначально делался под него)

- новые IP ядра выходят в основном под Vivado

Совершенно правильная позиция. Надо ориентеироваться на мейнстрим (это там где деньги) , а не на кучку российских нищебродов,

которым религия,финансы или просто косность мышления не позволяют перейти на новое семейство FPGA.

Они имеют право диктовать свои условия хотя бы потому, что доминируют на рынке (разные там альтеры с их жалкими 20% мы не считаем).

 

Вообщем, понятно почему такой софт уступает сторонним решениям. Все-таки это разные весовые категории.

 

Как вы можете сравнивать этот софт со "сторонними решениями"? Это просто совершенно разные вещи. Ни один сторонний софт не содержит в себе

place and route - только синтезаторы. И сторонние синтезаторы (взять тот же синплифай) на порядок лучше вивадовского или того же XST.

Но это ведь только синтезаторы. А вивада - более объёмный продукт.

 

Непонятно, почему та же Altera смогла сделать вменяемый софт для своих продуктов.

Это вы кактус называете "нормальным продуктом"???

Даже не смешно...

 

З Ы Единственное, чего по-настоящему не хватало хилым - так это поддержки SV. И теперь эта дыра закрыта собственными средствами (хоть и местами кривовато, но первый блин всегда комом).

 

[TRILLER 0]

Совершенно правильная позиция. Надо ориентеироваться на мейнстрим (это там где деньги) , а не на кучку российских нищебродов,

которым религия,финансы или просто косность мышления не позволяют перейти на новое семейство FPGA.

Да, а ещё надо учитывать кучу Errat, сыплющихся как из рога изобилия, и из всей линейки реально доступных 2 девайса. Чтоб 7-ю серию нормально применить, ИМХО, надо пару лет подождать.. А вот раскладывать жирные и быстрые проекты в топовые V6 без заморочек хотелось бы уже сейчас.

[Bad0512 0]

Да, а ещё надо учитывать кучу Errat, сыплющихся как из рога изобилия, и из всей линейки реально доступных 2 девайса. Чтоб 7-ю серию нормально применить, ИМХО, надо пару лет подождать.. А вот раскладывать жирные и быстрые проекты в топовые V6 без заморочек хотелось бы уже сейчас.

Ну так раскладывайте, кто ж мешает-то? ISE по-прежнему поддерживает всю линейку.

Думаю что "без заморочек" всё равно не получится если проекты жирные и быстрые. И не хилых это вина.

 

[EvilWrecker 0]

Присоединяюсь к числу НЕлюбителей вивадо- что за политика такая, когда выходят новые плисы, а с ней новая IDE? Так можно на всякое новое семейство выпускать новую среду- и ведь это очень удобно: на одни плисы- среда такая, на другие- другая, на- третьи- третья и т.д, после таких "нововведений" если можно так выразится, "деньги будут даже в конуре "(с)- но угадайте у кого. Думаю, всем известно о не только цене лицензии на подобные продукты но и о цене обучения/переквалификации как плане денежных средств, так и в плане затраченного времени, скорости работы и вообще персонального удобства для каждого разработчика лично. Уверен, что мало кому захочется изучать по нескольку раз разные среды чтобы выполнить одну и ту же работу.

 

Я не буду говорить о том что реально проще довести до ума(пусть и при помощи напильника) ISE, так нет же- все усилия на во многом еще сырой продукт и еще больше на мой взгляд на его несколько странную раскрутку.