Algol 0 26 февраля, 2012 Опубликовано 26 февраля, 2012 · Жалоба Доброго всем времени суток! Перехожу с STM32F107 на STM32F217. Столкнулся с такой проблемой на сон грядущий, а именно генерация 50 МГц на MCO pin для подключения PHY по RMII. Для STM32F107 использовал для этого PLL3. Беглое чтение доки на STM32F217 в части RCC удивило тем, что PLL3 вроде как и нет больше. Неужели выход, только опускать SYSCLK до 100 МГц и делить предделителем на 2? Как то не верится в это...скорее я что то упускаю из вида. Заранее благодарен за дельные и не очень советы. Да...кварц HSE - 25 МГц. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VslavX 0 26 февраля, 2012 Опубликовано 26 февраля, 2012 · Жалоба Доброго всем времени суток! Перехожу с STM32F107 на STM32F217. Столкнулся с такой проблемой на сон грядущий, а именно генерация 50 МГц на MCO pin для подключения PHY по RMII. Там еще STM32F2x7 errata такой пунктик содержит: "2.7.5 MCO PLL clock pins not compatible with Ethernet IEEE802.3 long term jitter specifications" Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Algol 0 27 февраля, 2012 Опубликовано 27 февраля, 2012 · Жалоба VslavX Ух ты. Спасибо. До ерраты пока не успел добраться, сейчас почитаю. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uuftc 0 2 марта, 2012 Опубликовано 2 марта, 2012 · Жалоба Добавлю, что и в STM32F4X7 похоже те-же проблемы. От PLL RMII нормально не работает Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
