Перейти к содержанию
Поиск
    

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.

В форуме 3 323 темы

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение

  2. xHDL.... А зачем оно надо? Растолкуйте, плз. 1 2 3

    MaxVetrov
    • 37 ответов
    • 4 013 просмотра

  3. ЦАП в ПЛИС 1 2

    Aleksandr_KPI
    • 26 ответов
    • 4 006 просмотров

  4. SignalTap 2 Logic Analyzer 1 2 3

    Ensider
    • 34 ответа
    • 4 002 просмотра

  5. Декодер Витерби 1 2

    Djony1987
    • 29 ответов
    • 3 986 просмотров

  6. Методика проектирования на ПЛИС 1 2 3 4

    CaPpuCcino
    • 48 ответов
    • 3 983 просмотра

  7. работа с DDR2 cyclone IV 1 2

    x66
    • 16 ответов
    • 3 958 просмотров

  8. Verilog: как комбинаторикой узнать номер бита, установленного в 1? 1 2

    jokolemene
    • 17 ответов
    • 3 958 просмотров

  9. задержка сигнала (verilog)

    Костян
    • 10 ответов
    • 3 943 просмотра

  10. Преобразования типов в VHDL 1 2

    FROL_256
    • 27 ответов
    • 3 932 просмотра

  11. Книга digital-design-and-computer-architecture-russian-translation.pdf - бесплатна?

    1891ВМ12Я
    • 11 ответов
    • 3 914 просмотра

  12. Реализация простой операции (Verilog) 1 2 3

    lexx
    • 38 ответов
    • 3 906 просмотров

  13. MAC controller для Nexys 3 на Spartan 6 1 2 3 4 5

    Aleksei_Rostov
    • 68 ответов
    • 3 896 просмотров

  14. Констрейн

    LAS9891
    • 11 ответов
    • 3 883 просмотра

  15. Verilog, кошерный использование if ? 1 2 3 4

    Andr2I
    • 57 ответов
    • 3 876 просмотров

  16. Зачем запись вида reg <= reg на verilog? 1 2 3

    Golikov
    • 34 ответа
    • 3 868 просмотров

  17. Реализация конвейера на VHDL 1 2 3

    FROL_256
    • 31 ответ
    • 3 866 просмотров

  18. Вопрос начинающего (VHDL) 1 2 3 4

    nameless
    • 49 ответов
    • 3 864 просмотра

  19. Вопрос по работе CASE в Verilog

    jurist
    • 11 ответов
    • 3 863 просмотра

  20. Ждущий генератор импульса на Verilog?!?

    illi4
    • 3 ответа
    • 3 863 просмотра

  21. тактовый умножитель VHDL 1 2

    artyombn
    • 29 ответов
    • 3 861 просмотр

  22. Моделирование на уровне вентилей в Questa sim 1 2 3

    seldim
    • 41 ответ
    • 3 852 просмотра

  23. Опять переход из одного клокового домена в другой 1 2

    torik
    • 23 ответа
    • 3 851 просмотр

  24. Кидайте сюда ваши лучшие проекты 1 2 3 4

    D-Luxe
    • 45 ответов
    • 3 827 просмотров

  25. параметризируемый модуль целочисленного деления

    Maverick_
    • 11 ответов
    • 3 815 просмотров

  26. Реализация генератора шума 1 2

    Rotor
    • 19 ответов
    • 3 812 просмотра

0 участников просматривают этот форум

0 участников, 0 гостей, 0 скрытых участников.

Модерируется

aosp , vetal , des00

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена

  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...