Jump to content

    

Языки проектирования на ПЛИС (FPGA)

Verilog, VHDL, AHDL, SystemC, SystemVerilog и др.


3108 topics in this forum

Языки проектирования на ПЛИС (FPGA)

  1.  
    Название темы
    Автор
    Статистика
    Последнее сообщение
    • 288 replies
    • 90433 views
    • 138 replies
    • 56580 views
    • 59 replies
    • 55171 views
    • 49 replies
    • 37237 views
    • 82 replies
    • 36996 views
    • 32 replies
    • 21650 views
  2. ZED
    • 341 replies
    • 40682 views
    • 185 replies
    • 39435 views
  3. cms
    • 466 replies
    • 21224 views
    • 61 replies
    • 13572 views
    • 160 replies
    • 12673 views
    • 95 replies
    • 12421 views
    • 55 replies
    • 12096 views
    • 3 replies
    • 10740 views
    • 180 replies
    • 10088 views
    • 143 replies
    • 9860 views
  4. YuP
    • 43 replies
    • 9323 views
    • 145 replies
    • 9284 views
    • 161 replies
    • 9207 views
    • 84 replies
    • 9083 views
    • 73 replies
    • 8126 views
    • 38 replies
    • 8041 views
    • 52 replies
    • 7815 views
  5. 9.9
    • 42 replies
    • 7618 views
    • 46 replies
    • 7481 views

3 участников просматривают этот форум

1 участников, 1 гостей, 1 скрытых участников.

Модерируется

aosp  , vetal  , des00 

Обозначения

Открытая тема (есть новые ответы) Открытая тема (нет новых ответов)
Горячая тема (есть новые ответы) Горячая тема (нет новых ответов)
Опрос (есть новые ответы) Опрос (нет новых ответов)
Рекомендованная тема Закрепленная тема
Тема закрыта Тема перемещена