Разработка цифровых, аналоговых, аналого-цифровых ИС

734 topics in this forum

1.  
   Название темы
   Автор
   Статистика
   Последнее сообщение

2. Передача в ПЛИС из ASIC большого количество данных 1 2 3 4

   Quantum1
   • 48 replies
   • 3922 views
   • October 18, 2019
   • Посл. сообщение: Quantum1

3. Как задать ограничение на использование инверсного выхода триггера при логическом синтезе

   Dantist2k17
   • 3 replies
   • 547 views
   • October 11, 2019
   • Посл. сообщение: Dantist2k17

4. Encounter: Передача результата команды get_cells в переменную

   Dantist2k17
   • 4 replies
   • 557 views
   • October 2, 2019
   • Посл. сообщение: MickeyMouse

5. Synopsys Photonic Integrated Circuit Design Tools

   baumanets
   • 6 replies
   • 1396 views
   • August 23, 2019
   • Посл. сообщение: sp1noza

6. systemVerilog или systemC

   MickeyMouse
   • 11 replies
   • 1432 views
   • August 14, 2019
   • Посл. сообщение: one_eight_seven

7. Удобное представление площади блоков в ИС

   demidrol
   • 4 replies
   • 774 views
   • May 29, 2019
   • Посл. сообщение: demidrol

8. странности signal integrity в innovus

   MickeyMouse
   • 0 replies
   • 578 views
   • April 30, 2019
   • Посл. сообщение: MickeyMouse

9. про мелкую блочную память из latch'ей

   demidrol
   • 13 replies
   • 1093 views
   • April 25, 2019
   • Посл. сообщение: yes

10. Характеризация ФАПЧ в Liberate AMS

    MickeyMouse
    • 5 replies
    • 703 views
    • April 18, 2019
    • Посл. сообщение: Losik

11. Партишининг идентичных инстанций в GENUS

    MickeyMouse
    • 7 replies
    • 1265 views
    • April 8, 2019
    • Посл. сообщение: MickeyMouse

12. синтез цифровой схемы: c падами или без? 1 2 3

    demidrol
    • 37 replies
    • 3079 views
    • April 5, 2019
    • Посл. сообщение: topor_topor

13. КАК СОХРАНЯТЬ ПАРАМЕТРЫ ИНТСТАНЦИИ В GENUS ?

    MickeyMouse
    • 2 replies
    • 543 views
    • March 28, 2019
    • Посл. сообщение: MickeyMouse

14. Запрет на размещение стд ячеек под страйпами питания в Innovus 1 2

    MickeyMouse
    • 22 replies
    • 2657 views
    • March 22, 2019
    • Посл. сообщение: Nionil

15. Cadence IC - вопросы к использующим 1 2 3

    unit900
    • 42 replies
    • 7639 views
    • March 15, 2019
    • Посл. сообщение: zxw227

16. Размещение IO ESD CLUMP для падов питания в INNOVUS

    MickeyMouse
    • 2 replies
    • 559 views
    • March 5, 2019
    • Посл. сообщение: MickeyMouse

17. команды set_data_check в тулах cadence

    MickeyMouse
    • 4 replies
    • 794 views
    • February 25, 2019
    • Посл. сообщение: MickeyMouse

18. Работа с синхронизаторами в Innovus

    MickeyMouse
    • 3 replies
    • 823 views
    • February 21, 2019
    • Посл. сообщение: MickeyMouse

19. Кремниевые заводы 1 2 3 4 13

    reges
    • 185 replies
    • 43850 views
    • February 20, 2019
    • Посл. сообщение: Шнекоход

20. Вопрос по hspice

    starley
    • 11 replies
    • 1248 views
    • February 8, 2019
    • Посл. сообщение: Tetta

21. Глюк Synopsys VCS

    starley
    • 10 replies
    • 1360 views
    • January 9, 2019
    • Посл. сообщение: starley

22. Design Compiler, synthesis, bottom up

    lexx
    • 0 replies
    • 665 views
    • December 31, 2018
    • Посл. сообщение: lexx

23. Ищу репетитора по маршруту проектирования RTL-to-GDSII 1 2

    baumanets
    • 27 replies
    • 9030 views
    • December 15, 2018
    • Посл. сообщение: baumanets

24. pipeline_design Design Compiler

    Dantist2k17
    • 13 replies
    • 926 views
    • December 11, 2018
    • Посл. сообщение: lexx

25. Tanner EDA Tools, кто представитель в РФ?

    Димыч
    • 2 replies
    • 802 views
    • December 4, 2018
    • Посл. сообщение: Димыч

26. SystemVerilog [RTL] & ASIC Design Flow 1 2

    Doka
    • 25 replies
    • 10638 views
    • November 21, 2018
    • Посл. сообщение: lexx