Всем добра. Не могу понять, что не так ... Модуль проекта   `include "defines.inc" module ozu2dwb ( // write with busy processing // globals input logic rstn, // reset - active low input logic clk64MHz, // global clock 64 MHz // locals from internal input logic [`CH_SH_RNG] channel, // channel to write input logic [`RG_RNG] register, // register to write