использование ILA в Vivado non-project CLI-mode

Есть у xilinx такой документ: http://www.xilinx.com/support/documentatio...g-debugging.pdf - Vivado Design Suite Tutorial Programming and Debugging там в Lab 1: Using the Netlist Insertion Method for Debugging a Design описан подход по встраиванию ILA (chipscope), конструкция вида: Use a Tcl prompt to set the MARK_DEBUG attribute on a synthesized netlist: set_property mark_debug true [get_nets –hier [list {sine[*]}]] вставляется, но тулы не видят наличие ILA в залитом битст

Приветствую! Естественно валится - это-ж черновик width_of_probe - надо заменит число нужной Вам ширины probe partial_name_of nets - соответственно имя цепей Естественно ваяя сотни строк такой писанины скучно и с голоду можно помереть поэтому можно и нужно все это оформить в виде такого "комплексного_обеда.tcl" # первое... # create probe proc mk_probe {{ila u_ila_0} {mode DATA_AND_TRIGGER} {len 1}} { set probe_obj [create_debug_port $ila probe] set