Jump to content

    

Search the Community

Showing results for tags 'virtex-7'.

  • Search By Tags

    Type tags separated by commas.
  • Search By Author

Content Type


Forums

  • Сайт и форум
    • Новости и обсуждения сайта и форума
    • Другие известные форумы и сайты по электронике
    • В помощь начинающему
    • International Forum
    • Образование в области электроники
    • Обучающие видео-материалы и обмен опытом
  • Cистемный уровень проектирования
    • Вопросы системного уровня проектирования
    • Математика и Физика
    • Операционные системы
    • Документация
    • Системы CAD/CAM/CAE/PLM
    • Разработка цифровых, аналоговых, аналого-цифровых ИС
    • Электробезопасность и ЭМС
    • Управление проектами
    • Neural networks and machine learning (NN/ML)
  • Программируемая логика ПЛИС (FPGA,CPLD, PLD)
    • Среды разработки - обсуждаем САПРы
    • Работаем с ПЛИС, области применения, выбор
    • Языки проектирования на ПЛИС (FPGA)
    • Системы на ПЛИС - System on a Programmable Chip (SoPC)
  • Цифровая обработка сигналов - ЦОС (DSP)
    • Сигнальные процессоры и их программирование - DSP
    • Алгоритмы ЦОС (DSP)
  • Микроконтроллеры (MCs)
    • Cредства разработки для МК
    • ARM
    • AVR
    • MSP430
    • Все остальные микроконтроллеры
    • Отладочные платы
  • Печатные платы (PCB)
    • Разрабатываем ПП в САПР - PCB development
    • Работаем с трассировкой
    • Изготовление ПП - PCB manufacturing
  • Сборка РЭУ
    • Пайка и монтаж
    • Корпуса
    • Вопросы надежности и испытаний
  • Аналоговая и цифровая техника, прикладная электроника
    • Вопросы аналоговой техники
    • Цифровые схемы, высокоскоростные ЦС
    • RF & Microwave Design
    • Метрология, датчики, измерительная техника
    • АВТО электроника
    • Умный дом
    • 3D печать
    • Робототехника
    • Repair and debug
  • Силовая Электроника - Power Electronics
    • Силовая Преобразовательная Техника
    • Обратная Связь, Стабилизация, Регулирование, Компенсация
    • Первичные и Вторичные Химические Источники Питания
    • Высоковольтные Устройства - High-Voltage
    • Электрические машины, Электропривод и Управление
    • Индукционный Нагрев - Induction Heating
    • Системы Охлаждения, Тепловой Расчет – Cooling Systems
    • Моделирование и Анализ Силовых Устройств – Power Supply Simulation
    • Компоненты Силовой Электроники - Parts for Power Supply Design
  • Интерфейсы
    • Форумы по интерфейсам
  • Поставщики компонентов для электроники
    • Поставщики всего остального
    • Компоненты
  • Майнеры криптовалют и их разработка, BitCoin, LightCoin, Dash, Zcash, Эфир
    • Обсуждение Майнеров, их поставки и производства
  • Дополнительные разделы - Additional sections
    • Встречи и поздравления
    • Ищу работу
    • Предлагаю работу
    • Куплю
    • Продам
    • Объявления пользователей
    • Общение заказчиков и потребителей электронных разработок

Calendars

  • ELECTRONIX Community Calendar

Find results in...

Find results that contain...


Date Created

  • Start

    End


Last Updated

  • Start

    End


Filter by number of...

Joined

  • Start

    End


Group


AIM


MSN


Сайт


ICQ


Yahoo


Jabber


Skype


Город


Код проверки


skype


Facebook


Vkontakte


LinkedIn


Twitter


G+


Одноклассники

Found 2 results

  1. День добрый Имеется плата от Xilinx – VC709. На борту 7ой Виртекс к которому подключены две планки DD3 по 4Гб каждая. Также имеется проект самотестирования платы - так называемый BIST (XTP232) - (проверка платы – что загораются светодиодики, нажимаются кнопочки и пр) – выложен на сайте Xilinx: (https://www.xilinx.com/products/boards-and-kits/dk-v7-vc709-g.html#documentation) Так как планки памяти две, то в block design есть двухканальный mig7: Так вот при тестировании канала C1 тесты успешно проходят: , при тестировании канала C0 тесты не проходят: При этом я просто заливаю немодифицированный bitelf из архива с проектом. Если же скомпилировать проект под vivado 2018.3 то канал C1 также проходит, а канал C0 не проходит, но немного по другому (меняются адреса ошибок) Код проверки каналов для MicroBlaze идентичен для обоих каналов : выполняется вызов функций hello_mem_c0() или hello_mem_c1() Для канала C0: для канала C1: Планки памяти менял местами – результат не меняется (в канале C0 ошибки). Конечно очень подозрительно что немодифицированный bitelf тестирует с ошибками - наводит на подозрения о неисправности... Ранее с памятью DDR не работал, но возможно кто-нибудь сталкивался с чем то подобным, куда копать подскажите пожалуйста
  2. Пока валяется плата с Virtex-7, осваиваю трансиверы GTX. Возникли такие проблемы: 1) Симуляция, которую создает визард, оказывается нерабочей. Решил дописать в скрипт, который оно сгенерировало, опцию вывода в GUI (xsim --gui) и увидел, что всё висит в Z, исходные файлы отсутствуют, непонятно что там top-модуль. Прилагаю картину того что я вижу. Причем, подобные нелепые файлы симуляции вижу и у других сим-скриптов, созданных Vivado 2018 для других IP-ядер. Что я всё время делаю не так, что выходят нерабочие симуляционные проекты? 2) Читаю документацию ug476_7Series_Transceivers.pdf и там всё что касается начальной инициализации, процедуры сброса. Даю 1 такт cpllreset, но ничего не происходит. Играясь с разными комбинациями сбросов, коих там куча, удалось увидеть cplllock, но в симуляторе видно, что через некоторое время он молча сбрасывается в lost. Кто может привести пример процедуры сброса или вкратце описать ее словами и примерными цифрами таймингов? Вот работала бы симуляция, я бы увидел в ней что и как правильно делать. Но не работает ни моя, ни "визардная" симуляция на базе xsim. Такты в симуляции подаю P/N 125 МГц, как и требуется согласно моим настройкам. И есть еще один вариант - на симуляцию GTX трансиверов полагаться нельзя? И тогда я брошу эти безнадежные попытки и сразу попробую поработать с этим на железе, отлаживая через чипскоп или даже просто uart.