Поиск
Показаны результаты для тегов 'ila'.
-
Всем привет. Много работал ранее с проектами в среде QUARTUS, очень часто приходилось отлаживать проекты в железе при помощи встроенного логического анализатора Signal Tap II. Очень удобный инструмент, ни один раз помогал мне найти и выявить ошибки, пропущенные на стадии моделирования и некоторые моменты, которые моделирование в принципе не способно обнаружить. В данный момент создаю проект в Xilinx Vivado, где на ПЛИС принимаю по JESD отчёты из АЦП, провожу некоторую обработку данных и кладу в память. Столкнулся с ситуацией, что на модели всё идеально, никаких проблем нет, но в железе не работает должным образом моя внутренняя логика (при этом приём сигнала с АЦП по JESD в норме). Стал разбираться, с помощью ядер ILA выводить интересующие меня сигналы JESD, флаги и статусы для анализа. Первая проблема, с которой я столкнулся, не могу завести ядра на частоте, которой изначально нет в ПЛИС (в момент подачи питания). Частота появляется с программируемого генератора позже и САПР Vivado говорит мне, что не может запустить ядро ILA и показать результаты... Пришлось перебрасывать все нужные мне сигналы через три регистра на стабильный клок (от DDR у меня есть 300МГц, которые всегда поступают в ПЛИС). ILA запускается, но тут начинается танец с бубном. У меня либо совсем умрёт JESD, что перестают корректно приниматься данные, либо работает но данные бьются. Причём бьются не те данные, которые я вывел на ILA, а реальные отчёты АЦП, поступающие в память. Лечится эта штука путём полного сброса проекта (команда "reset_project" TCL) и 1-2 перекомпиляции, не меняя исходников или настроек. В итоге этот процесс очень сильно стопорит процесс отладки. После каждых изменений в проекте, приходится танцевать с бубном и надеяться, что после 2-3 перекомпиляций проект получится рабочий, JESD запустится и ILA ему мешать не будет. Прошу помощи у более опытных пользователей. Как вы работаете с ILA? Как тестируете работоспособность проекта в железе на xilinx?
-
Подвисание Hardware Manager Vivado
Skryp опубликовал тема в Среды разработки - обсуждаем САПРы
Здравствуйте. У меня проблема - когда включаю ILA (Chipscope) в проект Vivado, то когда включен прибор Очень сильно тормозит Vivado - нажатие кнопки обрабатывается секунд 20. Если мучаться минут 10, то бывает, что перестаёт тормозить и Waveform (временные диаграммы) рисует без тормозов. Проверял на разных версиях Vivado - 2020 и 2019, на соседнем компьютере без антивируса такая же картина. Операционная система:Windows 7. Переподключал программатор (оригинальный Xilinx), отключал в процессах hw_server, ничего не помогает. Может кто знает решение данной проблемы зависания? -
Здравствуйте уважаемые В процессе подключения возникли трудности с выводом пинов дебаггера на вейвформу (да и вообще). В комплекте имеется Vivado 2019.1, Arty Z7(10), Linux. Пины для дебага подключал в Синтезированном проекте через панель дебага. Топ лефел выполнен в IP Integrator'е подключено Zunq PS, которое используется только для запуска моих модулей и вычитки полученных данных по AXI. Сначала пробовал сгенерировать битфайл и просто залить - тогда вообще не видит ila, помогло сгенерировать, отправить в SDK там прошить и запустить простую программу мигания светодиодами (как индикатор работы) и потом сканировать хардвар в Vivado. Но теперь не видно никаких probe. Ругающийся файл перегенерировал и пересобирал проект не раз. В имплемент папке естьточно такой же .ltx файл с именем проекта. Пробовал перенастраивать и так и сяк. И запускать дебаг в SDK и программировать по очереди оттуда и отсюда. Ничего не помогает. Выдаётся одно и то же сообщение. Решения, увы, Сеть не показывает. Может кто-то сталкивался?