Поиск
Показаны результаты для тегов 'fpga xilinx'.
-
Ошибка при сборке проекта в Vitis 2019.2
Иван21 опубликовал тема в Языки проектирования на ПЛИС (FPGA)
При сборке проекта возникает ошибка SD data file does not exist. Подскажите пожалуйста в чем может быть дело?
-
При сборке проекта возникает ошибка "fatal error: device_control.h: No such file or directory". В Includes указал путь к device_control.h, но почему то Includes не обновляется, остаются старые пути. Подскажите пожалуйста в чем может быть дело?
-
Xilinx Vitis 2019.2
Иван21 опубликовал тема в Программирование
Помогите чайнику. Открываю проект,он пустой, до этого все нормально было, не могу понять в чем дело, ничего не менял, не нажимал где не надо. Заранее спасибо.
-
Компания AMD Xilinx официально объявила о продлении поддержки всех ПЛИС 7 серии и адаптивных СнК до 2035 года. Это включает все классы скорости и температуры для ассортимента СнК Zynq ®-7000 , а также ПЛИС Kintex®-7 и Virtex®-7. Подробнее
-
Два новых загружаемых приложения, которые могут значительно сократить время разработки некоторых промышленных приложений, теперь доступны в магазине приложений AMD Kria™. Эти приложения, разработанные для плат KR260 с сертификацией Ubuntu 22.04 LTS, используются в сочетании со скромным по цене стартовым комплектом AMD Kria KR260 Robotics Starter Kit ($349 USD). Разработчики могут создавать сложные промышленные системы с аппаратным ускорением для промышленного управления и машинного зрения на стартовом комплекте робототехники Kria KR260 с минимальным опытом использования Linux и без опыта работы с ПЛИС. Подробнее
-
Компания Xilinx (вошедшая недавно в состав AMD) объявила, что устройства серии Versal HBM уже могут быть предоставлены участникам программы раннего доступа. Семейство Versal, выполненное по технологическим нормам 7 нм, представляет собой новейшие адаптивные вычислительные устройства, сочетающие в себе высокопроизводительные процессорные ядра ARM, программируемую логику, высокоскоростные трансиверы, внутрикристальную сеть и специализированные контроллеры. Подробнее
-
Реверс-инжиниринг ячеек нанопорового секвенатора
genseq опубликовал тема в В помощь начинающему
Требуется помощь в реверс-инжиниринге ячеек нанопорового секвенатора MinION с целью использования отходов его работы (юзанных ячеек) в научных целях - для изучения различных ионных каналов в бислойных мембранах (программа минимум). Или для их регенерации и повторного использования. При этом сигналы с ячеек желательно считывать не при помощи секвенатора MinION, а с помощью доморощенного устройства (программа максимум). Плата ячейки содержит сенсорный чип (специализированный ASIC), информация с которого считывается FPGA (Xilinx Spartan-6) и передаётся на компьютер через Cypress FX3 по USB 3.0. Ещё там имеется парочка мелких чипов, с назначением которых нужно разбираться. Ячейки добыть не проблема, поскольку в России уже имеются десятки (или сотни) таких нанопоровых секвенаторов. Проблема в том, что решить эту проблему сейчас пытается только один человек (и это не я), который в одиночку может и не справиться. Или справиться, но не скоро. Поэтому буду очень рад, если такой реверс-инжиниринг заинтересует кого-нибудь из местных специалистов.
-
Посетите этот веб-семинар, чтобы узнать, как создавать экономичные устройства с высокой пропускной способностью с на базе ПЛИС серии Artix UltraScale+, содержащей лучшие в своем классе приемопередатчики и самые высокие вычислительные возможности DSP для устройств с оптимизированной стоимостью. Подробнее
-
fpga xilinx Релиз Vitis Al 2.0 от Xilinx
МакроГрупп опубликовал тема в Объявления пользователей
Xilinx обновил свою среду разработки приложений искусственного интеллекта Vitis AI. Теперь разработчикам доступна версия 2.0, которую можно скачать совершенно свободно с репозитория Xilinx по ссылке https://github.com/Xilinx/Vitis-AI Подробнее
-
Описываю поведение простого UART-передатчика на Verilog в среде Xiling Vivado 2018.2. При присваивании D-триггеру значения с входного порта, он переходит в Z-состояние. Также при попытке присвоить этот сигнал цепи через оператор непрерывного присваивания assign, цепь также принимает высокоимпедансное состояние. В чем может быть причина такого поведения/симуляции, и как это можно исправить? Описание модуля следующее:
-
Компания Xilinx сообщила о выходе нового релиза программного обеспечения Vivado ML и Vitis версии 2021.2. Подробнее
-
fpga xilinx Xilinx повышает цены на свою продукцию
МакроГрупп опубликовал тема в Объявления пользователей
С 8 ноября 2021 г. цены на продукцию Xilinx будут увеличены следующим образом: увеличение на 10% для всей серии Versal™. увеличение на 20% для всех остальных товаров. Подробнее
-
XC4VSX35-11FF668I 2 шт в заводской упаковке. Готов сделать хорошую скидку для хорошего человека :) Фото
-
vitis Компания Xilinx представила релиз Vitis 2021.1
МакроГрупп опубликовал тема в Объявления пользователей
Компания Xilinx сообщила о выходе нового релиза программного обеспечения Vitis 2021.1. Подробнее
-
На сайте компании Xilinx размещена для скачивания версия среды разработки для ПЛИС и СнК Vivado под номером 2021.1. Подробнее
-
В данном вебинаре вы познакомитесь с основными особенностями нового поколения адаптивных систем Versal, с тем, какие среди них существуют вариации и в каких сферах их применение принесёт максимальную пользу. Подробнее
-
Данный вебинар посвящен процессу простого и безболезненного перехода в проектах с серии 7 на UltraScale/UltraScale+. Подробнее
-
Макро Групп – официальный дистрибьютор HiTech Global, производителя плат на ПЛИС Xilinx и Intel FPGA (Altera) Подробнее
