Search the Community

Всем привет. Не могу понять как поднять sfp на zc706 dev kit. Vivado 2018.3 В общем есть кит zc706 и sfp (1Gbps) модуль d-link DEV-310T. Для начала нужно просто запустить в internal loopback режиме. Как я понял этот режим работы конфигурируется через configuration_vector порт ip ядра 1G/2.5G Ethernet PCS/PMA or SGMII, поставил const ip на 5 разрядов со значением 2 (1G/2.5G Ethernet PCS/PMA or SGMII v16.0 LogiCORE IP Product Guide стр. 62), вроде никаких больше установок для этого вектора не нужны (в тч Auto-Negotiation Enable). Ядро настроенно как Tri-Mode Ethernet MAC, стандарт 1000BASEX, Receive GMII Clock Source: TXOUTCLK. после сборки и портированрия бинарника и hw файла в sdk, запустил в нём lwIP Echo server пример в котром проследил что тактовый генератор (SI5324) запрограммировался (если верить статусам драйвера i2c), но сам phy изернета проходит только пару шагов инициализации по I2С и начинает слать статус ошибки. Коллега мне объяснил что phy не нужно инитить и он должен работать по дефолту, я функцию закоментировал. пример шлёт в терминал: -----lwIP TCP echo server ------ Start PHY autonegotiation Waiting for PHY to complete autonegotiation. autonegotiation complete link speed for phy address 0: 1000 DHCP Timeout Configuring default IP of 192.168.1.10 Board IP: 192.168.1.10 Netmask : 255.255.255.0 Gateway : 192.168.1.1 TCP echo server started @ port 7 и повисает, при этом после строчки "link speed for phy address 0: 1000" пример секунд 10 ждет. Не очень понимаю, это ошибка сборки моего проекта или он ждёт каких то действий) Народ подскажите куда копать что бы sfp начало что то слать в loopback. xlconstant_1[0:0] == 1 xlconstant_2[4:0] == 2 (loopback control == 1) status_vector порт ethernet ip идущий на vio == 0, что говорит: бит 0 и 1 -> нет линка (1G/2.5G Ethernet PCS/PMA or SGMII v16.0 LogiCORE IP Product Guide стр. 64), а loopback он должен быть? Еще уточнение, sfp заткнут заглушкой, те без патчкорда, но на сколько я понимаю в данном режиме это не важно. Заранее спасибо за советы. design_1.pdf

Здравствуйте, необходимо реализовать обмен данными между мк stm32 и пк посредством ethernet. МК передает данные с датчиков, АПЦ и тд, ПК передает управляющие сигналы - зажечь, потушить светодиод и тд. МК - stm32f746 dicovery, PHY - LAN8742. Предполагаю использовать CubeMX, соответственно HAL, т.к. stm32f7, IDE - STM32CubeIDE, в качестве стека LWIP без ОС (читал разные мнения относительно применения FreeRTOS при использовании LWIP, пока решил не прикручивать его сюда). Перечитал кучу информации, форумов, но ничего толком не нашел, что можно было бы использовать в качестве основы, т.к. с Ethernet сталкиваюсь впервые. МОжет кто сможет помочь информацией, как должна выглядеть архитектура такой программы, код, примеры? Вроде понимание теории есть, проблемы с реализацией.

Делаю девайс на основе модуля с чипом MTK7688. На основе модуля HLK-7688. Решил использовать разъемы с интегрированными трансформаторами HR911105A. Вылезла проблема: потери пакетов. На оригинальной плате с этим модулем (кит HLK-RM08K) установлены отдельно трансформатор и отдельно разъемы. Трансформаторы TF-1016DG. С этими трансформаторами все ОК, потерь нет. Часть своей схемы (скриншот Eagle) прилагаю. Также прикрепил скриншот части разводки ПП. Еще один скриншот - схема от breakout board с похожей конфигурацией Ethernet и этим же чипом - разъем с интегрированным трансформаторами, от которой я отталкивался, когда дизайнил свою схему. Что интересно: В оригинальном ките от китайцев в обвязке трансформаторов нет ничего. Даже средняя точка трансформаторов (с обеих сторон) в воздухе. К сожалению, китайцы не прислали схему кита, но там все тривиально.

Всем привет! vivado 2018.3 artyx7 ac701 development kit. Столкнулся с проблемой в назначение ножек. В идеи когда при создание проекта выбирается борда вместо отделенного ПЛИСа, то Vivado в настройках ip позволяет сделать привязку к определённым в отладочной плате выводам. Как я и сделал в моём случае. Дело в том что среде ругается на отсутствие назначений ножек для axi_ethernetlite. На схеме к отладке ножек этих нет. Что делаю не так?) phy_col, phy_crs, phy_rst_n ... phy_tx_data[3:0] при этом phy_mdc, phy_mdio_i,phy_mdio_o,phy_mdio_t среда назначила нормально. Схему block design прикрепил в атач. Заранее спасибо за помощь) ethernet_lite.pdf

Замаячила на горизонте задача менять прошивку в STM32H750 с помощью веб морды. При этом хотелось бы сохранить содержимое прошивки в тайне (RDP Level 1 или PCROP). С веб мордами проблем, вроде, нет. LWIP + HTTPD работают на ура. Зашифрованный файл (AES) заливается методом POST в SRAM и ждёт там своего часа на расшифровку и заливку. Аппаратный AES дешифратор в чипе есть. Но вот незадача. В STM32H750 всего 1 сектор флэша на все 128 Кб. Загрузчик некуда впихнуть А код сам себя не перезапишет. Буду рад любому пинку в правильном направлении.

Здравствуйте, система на MAX10 с использованием Nios, на Nios рабтает FreeRTOS. Использую TCP/IP стек FreeRTOS. Nios на 50 MHz входной частоты давал скорость пеердачи по TCP 10 Мбит, с оптимизациями O2 (без них ~5-6). Увеличил частоту Nios до 100 MHz, скорость выросла до 12 Мбит(с оптимизациями). TSE и SGDMA работают на частоте Nios. Памяти много, 16MB sdram, 100MHz. Видел пример альтеры по ускорению Ethernet, система у них работает на 100 MHz, и без оптимизаций выдает скорость ~22 Мбита, а с оптимизациями от 50 до 80 МБит. Не могу понять где узкое место и почему увеличивая тактовую частоту в 2 раза такой маленький прирост. Может кто-то сталкивался или посоветует куда копать?

Можете помочь: никак не могу настроить PTP(IEEE 1588) в Cube, уже всё перепробовал. Даже документации сколько-нибудь пригодной не нахожу. В идеале нужно научиться аппаратно добавлять метку времени к кадру изернет.

Всем доброго времени суток! Я вынужден просить у сообщества помощи, так как уже вторую неделю идет борьба, и прогресса в этой борьбе пока не видно. Суть проблемы. 1.Есть отладка ATSAME70-XPLD, процессор SAME70Q21 rev.A. Есть код, построенный на основе переработанного примера <Basic HTTP web server using the lwIP TCP/IP stack Raw API in standalone mode (i.e. without RTOS support). [lwIP TCP/IP Stack basic HTTP example using Raw API - SAME70-XPLD - ATSAME70Q21B]>. На отладочной плате мой код и Ethernet работает нормально, проблем нет. 2.Сделал свой модуль в формате ddr2-планки. На нем процессор тот же, но в bga-корпусе и ревизия B - SAME70Q21 rev.B. Запускаю постепенно свою плату. Программируется нормально, светодиодики моргают, но вот Ethernet - GMAC, упорно не работает на TX. На RX проблем нет, пакеты принимаются верно. Инициализация сети проходит, пишет, что 100МБит. Но TX-а нет, хоть убейся о стену. Проверено следующее: - электрически подключено все правильно, контакт есть - припаялось нормально. Тестировал выводы проца определяя их как GPIO. Сигналы на PHY - KSZ8081RNA проходят, и куда надо. - KSZ8081RNA перепаял, результата нет - MDIO работает, регистры KSZ8081RNA читаются и пишутся - перевел KSZ8081RNA в аналоговый loopback - в вайршарке пакеты от компа стали дублироваться. Значит аналоговая часть - KSZ8081RNA и HALO-разъем работают нормально. На ATSAME70-XPLD этот тест ведет себя идентично. - на KSZ8081RNA.TXEN всегда = 0, (через GPIO шевелился без проблем) поэтому стал смотреть процессор. Железо вроде в порядке. - периферия подключена верно, регистры выбора периферии записаны верно. К тому же MDIO работает, значит хотя бы один выход GMAC на OUT настроился. - защита записи в GPIO снята - PIO_WPMR = 0x50494F00, значения регистров управления периферией меняются как надо - клок на GMAC выбран. - сравнивал дампы памяти (области регистров GMAC) ATSAME70-XPLD и моей платы. Различий критичных не обнаружил. - errat-у микрочипа читал, на эту тему там проблем не описано. Страшный документ - у них там косяк на косяке... Еще раз повторю, что один и тот же код на ATSAME70-XPLD работает, а на моей плате нет. ВОПРОС. Не сталкивался ли кто с похожей проблемой? Не в ревизии ли "B" процессора дело? Уже идет вторая неделя половых сношений, а результата все нет... Кто-нибудь работал с этим процессором ревизии "B", все ли было в порядке? На фото хорошо виден проц. Буду признателен за любую помощь!

Предлагается разовая работа по созданию тестовой партии устройств - конверторов протоколов Ethernet <-> RS485. Что требуется: 1. Разработать аппаратную часть устройства (подбор компонентов, разводка плат). Устройство планируется на платформе STM32 F4 + ethernet PHY + кастомный ethernert-хаб+ RS485 трансиверы 2.Подобрать стандартный серийный корпус и написать код доработки на CNC станке ( фрезеровка отверстий и т.п) От нас: 1. Грамотное ТЗ с эскизами готового устройства и примерной компоновкой модулей 2. Активное участие в разработке, своевременное согласование всех нюансов и возникающих проблем 3. Разработанное ПО для МК (в прототипе устройство уже функционирует) 3. Оплата по договору ГПХ Бюджет по договоренности. Сроки не горящие (4-5 месяцев). После обкатки тестовой партии возможно дальнейшее сотрудничество Если интересно то пишите в личку или на почту, вышлю ТЗ и обсудим бюджет разработки Почта: 3raider.lipetsk[собака]gmail.com

Подскажите, кто знает. Есть задача подключить wifi модуль к МК по ethernet. Возможно ли такое подключение?

Подскажите, кто знает. Есть задача подключить wifi модуль к МК по ethernet. Возможно ли такое подключение?