Jump to content

    

Search the Community

Showing results for tags 'плис'.



More search options

  • Search By Tags

    Type tags separated by commas.
  • Search By Author

Content Type


Forums

  • Сайт и форум
    • Новости и обсуждения сайта и форума
    • Другие известные форумы и сайты по электронике
    • В помощь начинающему
    • International Forum
    • Образование в области электроники
    • Обучающие видео-материалы и обмен опытом
  • Cистемный уровень проектирования
    • Вопросы системного уровня проектирования
    • Математика и Физика
    • Операционные системы
    • Документация
    • Системы CAD/CAM/CAE/PLM
    • Разработка цифровых, аналоговых, аналого-цифровых ИС
    • Электробезопасность и ЭМС
    • Управление проектами
    • Neural networks and machine learning (NN/ML)
  • Программируемая логика ПЛИС (FPGA,CPLD, PLD)
    • Среды разработки - обсуждаем САПРы
    • Работаем с ПЛИС, области применения, выбор
    • Языки проектирования на ПЛИС (FPGA)
    • Системы на ПЛИС - System on a Programmable Chip (SoPC)
  • Цифровая обработка сигналов - ЦОС (DSP)
    • Сигнальные процессоры и их программирование - DSP
    • Алгоритмы ЦОС (DSP)
  • Микроконтроллеры (MCs)
    • Cредства разработки для МК
    • ARM
    • AVR
    • MSP430
    • Все остальные микроконтроллеры
    • Отладочные платы
  • Печатные платы (PCB)
    • Разрабатываем ПП в САПР - PCB development
    • Работаем с трассировкой
    • Изготовление ПП - PCB manufacturing
  • Сборка РЭУ
  • Аналоговая и цифровая техника, прикладная электроника
  • Силовая Электроника - Power Electronics
  • Интерфейсы
  • Поставщики компонентов для электроники
  • Майнеры криптовалют и их разработка, BitCoin, LightCoin, Dash, Zcash, Эфир
  • Дополнительные разделы - Additional sections

Find results in...

Find results that contain...


Date Created

  • Start

    End


Last Updated

  • Start

    End


Filter by number of...

Joined

  • Start

    End


Group


AIM


MSN


Сайт


ICQ


Yahoo


Jabber


Skype


Город


Код проверки


skype


Facebook


Vkontakte


LinkedIn


Twitter


G+


Одноклассники

  1. Всем привет! С технологиями ПЛИС беда, сильно отстаём, с микроконтроллерами получше. Скоро введут настоящие санкции. Что делать? Продолжать надеяться на Intel и Xilinx?
  2. Компания Xilinx анонсировала выпуск собственных адаптивных SoM-модулей (Система-на-Модуле) серии Kria. SoM модули Kria – это новый способ быстрого развёртывания производительных решений Xilinx в сфере Искусственного интеллекта (ИИ) на конечных устройствах. Подробности
  3. В данном вебинаре будут рассмотрены основные достоинства и недостатки использования SoM-модулей, как они могут ускорить проектирование и производство готовых устройств и как изменится процесс разработки ПО, если вы будете использовать модули в своих проектах. Также представитель компании «Рифтек» расскажет об одном из реальных проектов, в котором использовались SoM-модули компании Trenz Electronic. Подробнее
  4. Регистрируйтесь на бесплатный вебинар Xilinx, на котором будет рассказано о недавно анонсированном расширении линейки Ultrascale+ для бюджетного сегмента широкого спектра интеллектуальных периферийных решений. Подробности
  5. Всем привет. Мы проводим стримы по FPGA/ПЛИС тематике на твиче по адресу twitch.tv/fpgasystems Обычно, это среда и суббота в 20:00. Записи прошедших стримов лежат на youtube: youtube.com/c/fpgasystems Ждём Вас на стриме. Анонсы предстоящих эфиров в группе в телеграм @fpgasystems (https://t.me/fpgasystems) и VK и FB
  6. Компания Xilinx объявила о существенном расширении линейки своих 16 нм устройств UltraScale+ - Artix UltraScale+. Подробнее...
  7. Приглашаем на информационно практический вебинар «Решения Xilinx для интеллектуального управления электроприводом». На вебинаре будут рассмотрены решения Xilinx на базе систем на кристалле (SoC) для экосистем, в которые входят различные электроприводы. Эти решения обеспечивают не только оптимальное управление одним или несколькими моторами/электроприводами, но также осуществляют управление через Интернет, сбор и обработку аналитики в облаке, обнаружение неисправностей и даже предсказание времени их наступления. Зарегистрироваться
  8. Компания Xilinx приглашает вас присоединиться к бесплатному двухдневному онлайн-тренингу, организованному совместно Xilinx Customer Training и авторизованными поставщиками обучения Xilinx. Онлайн-тренинг поможет вам быстро изучить Versal™ ACAP и приступить к проектированию устройств на его основе. Подробнее
  9. Переход к новой технологии никогда не бывает простым и связан с множеством технических и политических проблем. Одной из таких проблем, как ни странно, является то, что производители предлагают законченные, вертикально интегрированные решения. Этот подход облегчает развертывание и эксплуатацию систем, но приводит к монополизму, поскольку привязывает оператора сети к конкретному поставщику, затрудняет модернизацию сети и препятствует выходу на рынок новых производителей. Подробнее...
  10. Компания Xilinx приглашает присоединиться к вебинару, чтобы узнать, как применять передовые сверхбыстрые методы обработки изображений Synthetic Aperture (SA) и Plane Wave (PW) в ваших устройствах. Используемая для этого платформа Xilinx Versal™ Adaptive Compute Acceleration Platform (ACAP) с гибкой и эффективной архитектурой программируемой памяти поможет решить ваши проблемы, обеспечивая высокую производительность при низком энергопотреблении. Дата и время: 24 февраля 2021 г. | 18:00 Мск Зарегистрироваться
  11. Вебинар от компании PLC2 даст вам представление об основных структурах ПЛИС компании Xilinx, основываясь на реальных задачах машинного зрения и ИИ. Зарегистрироваться
  12. Компания Xilinx выпустила две серийные отладочные платы на платформе Versal – VMK180 и VCK190 (до этого были доступны только платы на инженерных образцах). По всем характеристикам, кроме характеристик чипа Versal, платы идентичны. Узнать больше...
  13. Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. Модуль SmartLynq+ обеспечивает до 28 раз более быстрое время загрузки Linux через высокоскоростной порт отладки (HSDP), чем через кабель передачи данных SmartLynq. Для захвата трассировки модуль SmartLynq+ поддерживает скорость до 10 Гбит/с через интерфейс HSDP. Это в 100 раз быстрее, чем стандартный JTAG. Более быстрые итерации и повторяющиеся загрузки повышают продуктивность разработки и сокращают цикл проектирования. Это означает снижение времени, затраченного на отладку, вместо которой вы можете сосредоточиться на запуске своих решений на основе Versal. Узнать больше
  14. Добрый день всем. Создаю один проект на больших скоростях и мне там необходимо складывать и накапливать большие значения (разрядность вектора более 50). Естественно проседает быстродействие и необходимо ввести латентность на сумматоре (хотя бы 2). На вход сумматора подаётся значения, которые изменяют по линейному закону с каким-то произвольным коэффициентом. Например входные данные могут быть 1,2,3,4,5 и т.д. А на выходе соответственно получаем 1,3,6,10,15. Схема классическая: выход сумматора падает на вход регистра, а его выход на второй вход сумматора. Регистр может инициировать любым значением перед началом работы. Классический аккумулятор! Есть варианты по добавлению второго сумматора для параллельного счета, но пока не удается засунуть его так, чтобы все работало. У кого-нибудь есть мысли, как увеличить быстродействие??
  15. Ниже описана текущая задача. Мы заинтересованы не только в решении текущей задачи, но и в последующем сотрудничестве по разработке новой платформы на базе покупной платы ZCU104/102, а также в последующем сотрудничестве по проектированию системы обработки сигналов (Verilog, Zynq). Текущая задача Есть ранее выпускавшиеся плата BemicroCV A9 (CycloneV), соединенная совместимым разъемом с платой Cypress FX3. Есть проект ПЛИС и прошивка FX3 для пересылки данных через USB в обе стороны (запись и проигрывание семплов на внешних пинах). Есть готовое приложение под Windows. Проблема Весь проект ПЛИС (CPU Nios для буферизации потока в DDR3 и интерфейс GPIF II с FX3) работает правильно на тактовой частоте 25 МГц. Начиная с 27МГц, возникает дублирование данных, начиная с 500МБ в разных местах. Хотя по оценке Квартуса этот проект может работать до 83Мгц. Задача При наличии всех исходников разобраться и локализовать при отладке, в какой точке происходит дублирование данных при передаче. Сделали ли бы сами, но не хватает времени и сил. Только Петербург, гибкий график. Если предложение и задачи вас заинтересовали, отправьте свое резюме на адрес ivanov@gmx.org Бюджет не ограничен в пределах разумного, резюме с указанием пределов разумного будут рассмотрены с особым вниманием :)
  16. Всем привет! Требуется разработчик FPGA со знанием ЦОС в беспилотные автомобили Яндекса. Группа занимается разработкой лидара - https://vc.ru/transport/97355-yandeks-razrabotal-sobstvennye-lidary-dlya-bespilotnyh-avtomobiley Ссылка на вакансию - https://yandex.ru/jobs/vacancies/dev/dev_fpga/ Яндекс хочет сделать перемещение людей более безопасным, доступным и удобным. Мы ставим перед собой масштабную цель: оказаться в числе первых в мире компаний, создавших технологию для беспилотного управления автомобилем. Чтобы воплотить это в жизнь, мы создаем команду увлеченных, умных и целеустремленных профессионалов. Для ускорения процесса обработки информации, поступающей с сенсоров, мы начали использовать FPGA и ищем в нашу команду опытного разработчика. Что нужно делать: строить математические модели обработки потока данных на языке Python; проверять модели и реализовывать их для работы в FPGA на языке SystemVerilog; поддерживать и развивать имеющиеся модули FPGA. Мы ждем, что у вас есть: умение писать под FPGA (Verilog/SystemVerilog); опыт реализации алгоритмов ЦОС (фильтрация, выделение особенностей сигнала, статистика); опыт построения и верификации математических моделей (Python). Будет плюсом: знание С/C++; опыт работы с SOC (Altera/Intel); знание инструментов HLS; опыт работы в Linux. Там есть тестовое - надо его хорошо решить. Это реальная возможность делать продукт в динамично развивающейся отрасли с высокой конкуренцией. С уважением, Иван.
  17. Разработка приложений для глубокого обучения, компьютерного зрения, обработки сигналов и их развертывание на ПЛИС, графических процессорах или таких платформах, как Xilinx Zynq™, NVIDIA® Jetson или ARM®, является сложной задачей из-за ограничений ресурсов, присущих встроенным устройствам. В процессе вебинара вы познакомитесь с рабочим процессом развертывания алгоритмов и приложений из MATLAB при помощи автоматической генерации кода C/C++, CUDA® или VHDL. Для разработчиков систем, стремящихся интегрировать глубокое обучение в свои приложения на базе ПЛИС, мы расскажем о проблемах и соображениях развертывания на ПЛИС, а также подробно опишем рабочий процесс в MATLAB. Мы кратко покажем, как исследовать и прототипировать обученные сети на ПЛИС с использованием предварительно собранного битового потока из MATLAB. Вы можете дополнительно настроить свою сеть в соответствии с вашими требованиями к производительности и использованию аппаратных ресурсов, создать HDL-код и интегрировать его в проект на основе FPGA. Дата проведения: 10 ноября 2020г. Время: 11:00 (МСК) РЕГИСТРАЦИЯ
  18. Всем привет. Подскажите плиз, использовали ли кто-нибудь в своих проектах выделенные входы ПЛИС 5576xc4t под названием INPUT0, INPUT1, INPUT2 и INPUT4 ? И для чего они вообще? ЗЫ: если уже обсуждалось, то ткните, а то я не нашёл по форуму
  19. Приглашаем специалистов, работающих с ПЛИС и системами на кристалле, на бесплатный технический вебинар «Создание кастомного контроллера в среде Vivado». При разработке систем на кристалле на платформе Xilinx не всегда удается собрать систему только из «стандартных», то есть входящих в IP-каталог модулей. В таких случаях приходится разрабатывать собственный (кастомный) контроллер. Как организовать такую разработку наиболее эффективным способом будет рассказано и показано на вебинаре на примере контроллера PWM. Программа вебинара: создание проекта с использованием стандартного шаблона структура каталогов и файлов проекта кастомизация автоматически сгенерированных файлов добавление в проект собственных исходных файлов автономная отладка контроллера с использованием эмулятора шины обеспечение совместимости для различных серий ПЛИС задание параметров для контроллера упаковка контроллера и создание кастомного IP-ядра создание собственного репозитория и размещение в нем упакованного IP-ядра кастомного контроллера подключение IP-ядра к проекту действия при модернизации контроллера демонстрация работы IP-ядра контроллера PWM Ведущий вебинара – инженер технической поддержки (FAE) по продукции Xilinx Владимир Викулин. Вебинар состоится 11 августа в 14:00 (мск). Повтор вебинара 12 августа в 10:00 (мск). Участие в вебинаре бесплатное, после предварительной регистрации. Зарегистрироваться на вебинар Компания Макро Групп является официальным партнером Xilinx в России и странах СНГ.
  20. Москва, Очаковское шоссе, 34 зп от 120 до 150 тыс.руб. Связаться: 8-968-526-19-31 (Наталья), 8-965-336-65-96 (Николай Николаевич), orlova@form.ru Обязанности: Разработка проектов ПЛИС ALTERA/XILINX в составе сложных систем Тестирование и отладка проектов ПЛИС Разработка документации на проекты ПЛИС Требования: Высшее техническое образование в области радиотехники/радиоэлектроники Отличные навыки разработки, отладки и верификации проектов на ПЛИС ALTERA и/или XILINX Устойчивые навыки работы со средствами симуляции и средствами отладки проектов, лабораторными приборами и аппаратурой Уверенные знания языков Verilog/VHDL, высокоскоростных интерфейсов DDR, PCI Express, 1G/10G Ethernet и т.п. Иностранный язык: Английский чтение – перевод технических документов по специальности Будет преимуществом: Навыки разработки ЧТЗ и ПМИ на разрабатываемый проект, исходя из анализа ЧТЗ на модуль и ТЗ на изделие Навыки системного мышления, опыт декомпозиции задач по разработке проектов ПЛИС и предварительной оценки трудоемкости Условия: Работа в коллективе профессиональных разработчиков, нацеленных на результат. ФОРМ более 20 лет обеспечивает внутренний рынок электроники своей инновационной высокотехнологичной продукцией и представляет свои результаты на зарубежном рынке Предоставляются возможности для профессионального и карьерного роста в направлениях: Схемотехника, Системотехника, Программирование, управление продуктами и проектами НИОКР Оформление и работа - в полном соответствии с ТК РФ Вы будете обеспечены всеми необходимыми техническими средствами и современным рабочим местом для эффективной работы Конкурентная белая заработная плата, Размер заработной платы обсуждается с успешным кандидатом по результатам собеседования Работа на территории группы ФОРМ в БЦ West Park c доставкой до и от метро на корпоративном автобусе Скользящий рабочий график - начало рабочего дня с 7:30 до 10:00 Задачи, которые предстоит решать, настолько амбициозны, насколько они должны быть для конкуренции на зарубежном рынке средств измерений для электроники
  21. Компания ищет для реализации части проекта программиста ПЛИС. Основной проект представляет собой разработку чипа приемника для обработки сигналов (каких сигналов и для чего, расскажем на интервью, разработка мирная, не военное применение). В этом проекте необходимо добавление нового блока обработки сигналов. Есть спецификация блока, описание интерфейсов блока к другим частям чипа, доступны для обсуждения и объяснения дизайнеры и разработчики как железа, так и софта. Задачи представляют собой полный цикл разработки – прочитать спецификацию, обсудить, реализовать, просимулировать с моделью, оттестировать блок, принять участие в тестировании всего проекта. Авторы документации хотя и русскоговрящие, вся документация на английском. Начинать можно уже сейчас. Территориально Санкт-Петербург (удаленная работа будет возможна только в случае если не найдется разработчик в Спб), гибкий график. Если предложение и задачи Вас заинтересовали, отправьте свое резюме на адрес Ivanov@gmx.org Бюджет не ограничен в пределах разумного, резюме с указанием пределов разумного будут рассмотрены с особым вниманием :)
  22. Компания ООО "ЦИФ МГУ имени М.В.Ломоносова" (https://physlab.ru/) ищет на проектную работу (в течение нескольких месяцев) Инженера-программиста ПЛИС. В основном предполагается очная работа в офисе (рядом с м. Ленинский проспект/Университет), занятость от 1/2 ставки до полной, график работы гибкий. Оплата зависит от квалификации и обсуждается с заинтересованными кандидатами (варьируется от выбранной ставки). В перспективе при взаимном согласии сторон возможно постоянное трудоустройство в штат в другое наше подразделение. Имеется задача для разработки на ПЛИС, состоящая из двух частей: 1. Нужно взять из оперативной памяти массив данных и, используя протокол передачи GigE Vision (возможно, будет его урезанная версия или другой более простой, но не сжимающий данные протокол), через ПЛИС передавать данный массив на принимающий ПК. Софт со стороны ПК - задача наша. В приоритете (при возможности) не писать прошивку с самого нуля, а "накликать" большую часть из готовых блоков. Если потребуется лицензия для работы с протоколом, то это не проблема. 2. С матрицы камеры по шине LVDS необходимо получить массив данных, провести первичную обработку, далее перенести массив в оперативную память и уже после, используя ранее подготовленную часть, передать данные на верхний ПК. Также по шине SPI управлять параметрами и настройками самой матрицы. На данный момент первый этап планируется делать на zynq, отладочная плата - zedboard, вторая часть может быть выполнена на том же самом чипе, если он устроит нас по параметрам и возможностям, ну или на большем чипе от того же производителя. Если Вы заинтересованы в решении данной задачи, высылайте, пожалуйста, свое резюме на адрес электронной почты dasha@physlab.ru, обсудим детали.
  23. На вебинаре вы познакомитесь с новой средой разработки Vitis, в которой реализована парадигма высокоуровневого проектирования, и с двумя новыми аппаратными платформами от Xilinx – Versal и Alveo, для которых разработка в среде Vitis наиболее эффективна. Вебинар предназначен как для разработчиков для ПЛИС и СнК, желающих повысить свою продуктивность с помощью средств высокоуровневого проектирования, так и для программистов, ищущих возможности повышения производительности своих компьютерных систем с помощью адаптируемых аппаратных ускорителей Xilinx Alveo. Вебинар состоится 31 марта в 14:00 (мск). Повтор вебинара 2 апреля в 10:00 (мск). Участие в вебинаре бесплатное, после предварительной регистрации. Регистрация на вебинар
  24. Друзья, здравствуйте! Подскажите, пожалуйста, можно ли заливать прошивку в ПЛИС из флеш памяти контроллера? Какие используются механизмы? Нет ли примеров/туториалов? В частности в Cyclone 10 LP. Спасибо!
  25. 1. Санкт-Петербург (помощь при релокации из других городов); 2. Метро Площадь Мужества; 3. Зарплатная вилка: 100-150 000р. Net. Наш клиент, компания, более 15 лет занимающаяся производством средств и комплексов радиоконтроля, находится в поиске Разработчика систем цифровой обработки сигналов на ПЛИС. Выпускаемая организацией продукция эксплуатируется во всех регионах Российской Федерации и ближнем зарубежье. Предприятие сотрудничает со многими научными и промышленными предприятиями северной столицы. Чем нужно будет заниматься: - Цифровая обработка сигналов на базе ПЛИС (FPGA); - Разработка новых и перенос существующих алгоритмов из Matlab/С/С++ на архитектуру ПЛИС; - Участие в разработке аппаратно-программных комплексов для систем радио мониторинга, радиолокации, имитации сигналов; - Разработка дизайна для ПЛИС Xilinx Kintex 7, Ultrascale, SOC Zynq Ultrascale+ с использованием System Verilog, Verilog и VHDL; - Работа с высокоскоростными микросхемами АЦП и ЦАП, интерфейсами SRIO, PCIe, JESD204, DDR4, Ethernet и др.; - Разработка с использованием современных методологий разработки: трекер задач, билд-сервер, автоматический прогон тестов, гит.; - Написание тестбенчей и документации к своим разработкам; - Развитие и рефакторинг уже написанных модулей. Требования к профессиональным знаниям кандидата: - Опыт разработки под ПЛИС Xilinx в среде Vivado; - Знание языков описания аппаратуры: SystemVerilog, VHDL; - Опыт работы с высокоскоростными АЦП и ЦАП; - Опыт оптимизации по таймингам; - Опыт верификации (псевдослучайные тестовые воздействия, написание эталонных моделей алгоритмов на языке Matlab, симуляция в QuestaSim). Дополнительным плюсом будет: - Знание C/C++, опыт работы в Linux и SOC Zynq, написание скриптов на TCL; - Знание алгоритмов цифровой обработки сигналов (фильтрация (дециматоры, интерполяторы, дробные ресамплеры), бпф, гребёнки фильтров, корреляторы, обнаружители сигналов (CFAR и др), смесители, параллельная обработка сигналов (частота дискретизации выше клока обработки), обработка в плавающей точке и др.). Условия работы: - Оформление по ТК РФ с первого дня работы; - Зарплата "белая" - обсуждается по итогам собеседования; - Комфортный офис недалеко от ст. метро Пл. Мужества; - Возможность гибкого графика (с 9..11 до 18..20); - Поощрения после успешных сдач работ; - 13-я заработная плата по итогам года; - Испытательный срок 1-3 месяца; - Интересные задачи и быстрое внедрение и воплощение Ваших идей; - Дружный и надежный коллектив; - Кандидатам из других городов РФ можем помочь с переездом.