Поиск

Приветствую многоуважаемых инженеров ! Дико извиняюсь, возможно проблема чайнецкая, но что-то никак не могу справиться сам. Есть несложный проект на Spartan-6 (более точно XC6SLX16), под ISE 14.7 (linux) Никаких PLL, дополнительных клоковых доменов и т.п. Начиналось просто с моргания светодиодами через UART реализованный на плисине. Дальше туда просто докидывался код, отлаживаемый на симуляторе. Так вот. Когда всё только начиналось, я прописал там два временнЫх констрейна, даже особо не вдаваясь в подробности, что оно означает (взял из демки к отладочной плате): NET "clk" LOC = T8 | TNM_NET = sys_clk_pin; TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz; С этим всё прекрасно собиралось и работало. Сегодня, когда я захотел залить в железо отлаженный код, произошло следующее: WARNING:ConstraintSystem:137 - Constraint <TNM_NET = sys_clk_pin;> [src/prog_test.ucf(1)]: No appropriate instances for the TNM constraint are driven by "clk". WARNING:ConstraintSystem:191 - The TNM 'sys_clk_pin', does not directly or indirectly drive any flip-flops, latches and/or RAMS and cannot be actively used by the referencing Period constraint 'TS_sys_clk_pin'. WARNING:ConstraintSystem:197 - The following specification is invalid because the referenced TNM constraint was removed: <TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz;> [src/prog_test.ucf(2)] После чего проект был обрезан в ноль. Сначала я подумал, что забыл подключить выходы к ногам. Проверил - нет, не забыл. Но результат неизменен. Поглядел по англоязычным форумам. Проблема имеет место быть и у них. Но вразумительных и информативных ответов нет. Никто не подскажет как с этим бороться ??? Впервые с FPGA ловлю такой прикол ! Правда со Spartan-6 никогда не работал, да и вообще последний раз имел дело с Xilinx лет 20 назад. Заранее благодарен добрым людям ! Евгений.