Приветствую, корифеи!
Для общения с внешним процессором обычно стараются применять глобальные входы CLK для асинхронных шинных операций записи\чтения. Это удобно в построении регистров управления и данных.
Но нынешние FPGA имеют приличное количество такого ресурса и возникает соблазн задействовать эти смачные входы (в итоге дизайн работает быстрее) не только на стробирующие сигналы RD\WR но и на адресную шину.
Но эти сигналы скорее потенциальные ,а не динамические. Как вы считаете, имеет смысл так поступать, если они "гуляют"? Их обычно рекомендуют сажать на землю, чтобы потребление не чудило из-за серых состояний.
Конечно расположение на корпусе не компактно, а разбросано равномерно по краям, но думаю за них стоит бороться! Ради выигрыша благодаря вездесущему глобальному построению на чипе.
Что говорит ВАШ опыт? Спасибо!