Перейти к содержанию

el.d

Участник
  • Публикаций

    42
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о el.d

  • Звание
    Участник
  1. Цитата(petrov @ Mar 13 2018, 12:50) Судя по картинке модуль используется в качестве нелинейности чётного порядка. Вот да, есть такое подозрение. Возможно, перевод кривоват, надо бы найти оригинал. Кстати, раз пользовались, то какую нелинейность использовали? Цитата(petrov @ Mar 13 2018, 12:50) По картинке не понятно что за такты вы имеете ввиду. Картинка на аналог больше похожа, выпрямили и выделили полосовым фильтром гармонику символьной частоты. Так импульсы тактовой частоты и не изображены на картинке. Вообще, они в книжке Скляра вообще нигде не рисуются (возможно ошибаюсь, так как читал её не полностью). В аналоговом виде не катит, надо в цифровом. Это же возможно?
  2. Здравствуйте. Возникли вопросы по тексту издания 2003 года книжки Скляра "Цифровая связь" (стр. 646-647). Схема и ряд поясняющих к ней картинок прилагается. 1. Судя по поясняющей картинке и тексту главы (по тексту написано некое "квадратичное устройство") , "нелинейность четного порядка" = возведение в квадрат выхода СФ. Поправьте пожалуйста, если ошибаюсь. 2. Получается, что на выходе нелинейности имеем гармонику в спектре сигнала на частоте тактового генератора. То есть, например, если я имею clock = 20 МГц и полосу сигнала 8 МГц, то для выделения синхронизированного сигнала мне нужен полосовой фильтр с центральной частотой 20 МГц и еще захватить 4 МГц влево-вправо от неё. Однако, если честно, не совсем понимаю как такой фильтр применять. Тактовая частота 20 МГц, и частота дискретизации отсчетов, поступающих на СФ, тоже 20 МГц. Получается, что цифровым фильтром я могу фильтровать от 0 до 10 МГц при таком раскладе. Получается, что надо перед полосовым фильтром поднимать частоту дискретизации? Я правильно понял? И еще: пользовался кто-нибудь данной схемой синхронизации? Если да, то был какой-нибудь ощутимый результат?
  3. Цитата(Golikov A. @ Feb 26 2018, 11:02) Входит изготовление платы в этот процесс или нет? Если есть правильно сделанная плата с физикой, то вам надо воткнуть в ПЛИС IP мак контроллера (у производителей ПЛИС есть готовые, но полнофункциональные обычно платные). Воткнуть в ПЛИС софт процессор (ниос или микроблайз) и поднять на них ТСР стэк. Примеров куча, если совсем с езернетом дела не имели, то за месяц, другой разберетесь. Если имели то делов на пару недель. Можно взять какие-либо преобразователи USB-UART это самое простое для организации интерфейса, если не езернет. Так если там ничего серьезного не предвидится, то зачем там TCP если можно обойтись UDP....
  4. Цитата(Mad_max @ Feb 20 2018, 16:16) Судя по тому что ТС понравилась вот эта фраза Ковыряния с КИХ филтром как раз связанны с потроением самого коррелятора. А децемация проведена по схеме Возможно принято решение, что спектральное размножение действовать не будет, ТС тут виднее. Корка хилых позволяет сделать КИХ фильтр сразу же дециматором/интерполятором...
  5. Цитата(Mad_max @ Feb 20 2018, 13:43) ФНЧ не забудьте поставить, а то спектральные копии они такие. Так ТС же написал, что ядро КИХ фильтра хилых использовал для этого дела
  6. Цитата(Stewart Little @ Feb 19 2018, 12:43) Александр, а вы уже "готовых" спецов ищете, или выпускники тоже на что-нибудь сгодятся? Если что, я могу свести с преподавателями профильных кафедр Политеха. И я Только с другого факультета, по всей видимости (радиофизического).
  7. Цитата(fertna18 @ Feb 9 2018, 12:34) Вот в этом то и прошу помощи, ну дальность определяется скважностью сигнала, а точность от выбранного алгоритма обработки. Вот и возникает вопрос. какие способы реализации есть? И их особенности. Допустим имея сигнал длительностью 7 мкс и периодом 14 мкс при дискретизации 125МГц получается 875 отчётов и соответственно кол-во перемножителей огромное - в итоге расход ресурсов. Это если подходить к делу во временной реализации. А если частота дискретизации будет выше тогда что? Тогда децимацию (процедура понижения частоты дискретизации) вам в руки...
  8. Цитата(Vascom @ Jan 23 2018, 12:28) Так может он там вообще DSP не задействовал. Или не задействовал их для операций вычитания, например. Но если модули одинаковые и DSP блоки требуются одинаковые, то вивадо не сделает часть из них на логике. В 2016.2 задействовано 100% DSP блоков.
  9. Цитата(Vascom @ Jan 23 2018, 12:22) Вряд ли 2016я додумывалась до такого. Наверное просто код другой был. В общем, если эти DSP в разных модулях, то ты можешь в коде указать где использовать блоки, а где логику. Я вот прямо сейчас ради эксперимента откомпилил один и тот же проект в 2016.2 и в 2017.2. В 2016.2 проект собрался, в 2017.2 - нет.
  10. Цитата(andrew_b @ Jan 23 2018, 12:51) Было бы логично так и делать. А что-значит "никак"? Не разводится вообще? Ошибка какая? Насколько я успел понять, потыкав Виваду палочкой, она заточена на скриптование. Соответственно, настройки синтеза/разводки в гуях весьма скудные. Все мало-мальски серьёзные и нетривиальные опции задаются через xdc. Почитайте руководство по xdc, может, там что-то будет. Угу, пишет что надо 137% DSP блоков, а больше 100% она естестно использовать не может, а додуматься перекинуть часть операций на луты сама не может.... При этом в 2016я Вивада додумывалась, но 16ю мне неудобно использовать по ряду причин...
  11. Здравствуйте. Подскажите пожалуйста, как сказать Виваде, чтобы в случае если все DSP блоки задействованы, то остальную математику пускай делает на LUTах? Покрутил настройки синтеза - не получилось никак ((
  12. Беру слова назад - это не баг, а фича. Пересобрал в версии 2016.2. Она не добавляет новых блоков, но сигнализирует о несоблюдении таймингов. Проблема решилась уменьшением разрядности шины probe.
  13. Посмотрел куда он добавил блоки DSP и даже челюсть отвалилась. Есть у меня 6 блоков, абсолютно одинаковых - получены размножением при помощи generate. В них есть фильтры - собсно, основные потребители DSP блоков. Вивада в одном из этих блоков оставляет такое же число умножителей как до добавления ILA, а в остальных - увеличивает. Прикольные баги у хилых....
  14. Цитата(svedach @ Dec 20 2017, 13:20) Может pattern detector используется из состава DSP? Какие параметры ILA? Количество сигналов, длина записи? Один probe на 1024 бита. Самое смешное, что если переместить ILA в любой другой блок, то всё собирается.
  15. Здравствуйте, коллеги. Есть ПЛИС Artix-7 и проект под неё. Проект собирается с большим запасом почти по всем ресурсам, аппартных DSP блоков остается еще 15% в запасе. Для отладки ставлю ILA, пытаюсь собрать проект - пишет, что DSP блоков не хватает и отказывается собирать. Смотрю отчет по синтезу - действительно, по какой-то причине после добавления ILA стало использоваться почти на 100 блоков DSP больше (я так и не понял почему). Были у кого-нибудь схожие проблемы? Как решали?