Jump to content

    

thomas

Участник
  • Content Count

    22
  • Joined

  • Last visited

Community Reputation

0 Обычный

About thomas

  • Rank
    Участник
  1. инженер разработчик цифровых устройств (в основном ASIC) ищу удалённую работу в разработке использую Verilog, SystemVerilog опыт работы с ПО Cadence, Mentor, Synopsys особо привлекают проекты в области кодов, исправлящих ошибки: LDPC (WiMAX, 802.11, DVB-S2), а также особо малых RS кодеков, использующих composite GF(2^n)
  2. Ищу работу в Киеве

    нашёл? если нет посмотри сюда Melexis-Ukraine 4 Kotelnikova street 03115 Kiev Ukraine E-mail to the attention of Anna Yakovleva: yaa@melexis.com
  3. Цитата(LordN @ Mar 27 2006, 12:34) та же книжка в djvu-формате http://lord-n.narod.ru/walla.html#DanielCo...applicationsrar что-то не могу найти по ссылке, подскажите, что делаю не так
  4. Цитата(Mad Makc @ Aug 8 2006, 09:59) А то пишут что и площади меньше сожрёт и потребление уменьшится и ваще всё круто.Только проблема с генератором клоковых деревьев может возникнуть(я даже предстваляю какая ). Посему вопросик- кто-нибуть доводил свои проекты до кремния с таким настройками?И как эта опция на макисмльную частоту клока влияла. на фирме, где работал раньше, мы сделали ASIC в технологии 0.18, использовали PKS и gated clock. Площать уменьшилась - прилично: было много флопов с clock enable. Проблем с клоковыми деревьями не было. Чип заработал, правда пару багов было, но это другая история. Были лишь проблемы с ATPG.
  5. I do not have old version of DC. Could you try this: compile .lib to .db for design compiler 2004 (in dc-shell mode, use commands “read_lib” and “write_lib” ) Add .db in the library settings of your Synopsys setup file .synopsys_dc.setup set link_library [list {*} “*RAM*.db” link_library ] set target_library [list {.} “*RAM*.db” link_library ] regards
  6. Цитата(SM @ Jun 21 2006, 16:14) неа... И подозрительно, что из мануала пропал пункт "Describing memory modules" Hm..., I see the same, if I use "read_lib *RAM*.lib". But it looks OK in case of using *RAM*.db
  7. Цитата(Stanislav @ Jan 14 2006, 22:25) Нужны MEMS приборы (акселерометры, гироскопы) с определенными свойствами. Кто проектирует и/или знает, где сделать, откликнитесь. Возможен заказ или сотрудничество. у нас небольшой коллектив проектирует, если интересно - я вышлю информацию для контактов
  8. Цитата(SM @ Oct 25 2005, 11:38)да-да, и фичи у него все conformal_xxx. Беда что у меня почему-то в cdsdoc не работает search, и никак не могу найти, как же юзать этого зверя. Functional Verification with Verplex - from synhdlmod.pdf
  9. Цитата(SM @ Oct 25 2005, 10:17)Ваял я тут на днях таблетку к энкаунтеру, и в процессе наткнулся на какой-то clink. У него и вендор-то не cdslmd, как у всех, а какой-то "verplex". Что это за зверь, и что им и как делают? Живет оный зверь в tools/clinkfe... поискал на sourcelink.cadence: 1) "clink" не найден 2) при поиске "verplex" находятся пару ссылок: functional verification of BuildGates netlists with the Verplex Conformal Logical Equivalence Checker (LEC)
  10. подробности по адресу http://rabota.com.ua/vip/Melexis.asp?source=cat_pict резюме ожидаются : Kievjobs@melexis.com