Перейти к содержанию

    

Suicide

Участник
  • Публикаций

    7
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Посетители профиля

Блок последних пользователей отключён и не показывается другим пользователям.

  1. Про ядра интересно, надо поискать! Да) цифра) Всем огромное спасибо что откликнулись! Перевариваю пока информацию
  2. Здравствуйте уважаемые форумчане! Изучаю систему Cadence, в частности NC-Verilog и Genus Синтезирую под библиотеку Silterra 180nm CL180G Вот модуль 8-бит умножителя, который хорошо работает на частоте 130 Mhz module multik (clk, A, B, out, reset); input clk; input reset; input [7:0] A; input [7:0] B; output [15:0] out; reg [7:0] Ar,Br; reg [15:0] out_r; reg [7:0] helpers16 [40:0]; reg [15:0] helpers31 [40:0]; integer i; always @ (posedge clk) begin Ar<=A; Br<=B; helpers31[0]<=Ar*Br; for(i=1; i<10; i=i+1) helpers31 [i] <= helpers31[i-1]; end assign out=helpers31[i-1]; endmodule Вот код умножителя на 16-бит, который "захлебывается", т.е. периодически показывает неверные значения на частоте 130 Mhz. Во вложении скрин, там где желтые значения. module multik (clk, A, B, out, reset); input clk; input reset; input [15:0] A; input [15:0] B; output [31:0] out; reg [15:0] Ar,Br; reg [31:0] out_r; reg [15:0] helpers16 [40:0]; reg [31:0] helpers31 [40:0]; integer i; always @ (posedge clk) begin Ar<=A; Br<=B; helpers31[0]<=Ar*Br; for(i=1; i<10; i=i+1) helpers31 [i] <= helpers31[i-1]; end assign out=helpers31[i-1]; endmodule Пробовал retime -prepare retime -min_delay в надежде что генус раскидает регистры, и все заработает, но не вышло. Отсюда возникает 2 вопроса - какая существует тактика для перемножения больших чисел на больших частотах? - как пользоваться командой генуса - retime? Заранее спасибо за любые рекомендации!
  3. Подскажите - FIFO для XAUI нужен сингл-клоковый, или с разными клоками?
  4. Можно ли рассмотреть что в принципе входит в XAUI? Допустим - FIFO, конвертер параллельно-последовательный и т.д.
  5. Да, но по итогу не очень разобрался.
  6. Здравствуйте уважаемые форумчане! Прошу помощи у знающих людей! Прочитал стандарт, облазил гугл - ну вот в упор не могу найти как схематично выглядит интерфейс XAUI. Мне нужно сделать HDL описание этой штуки, а я понятия не имею за что хвататься вообще. В идеале хотелось бы посмотреть на схему, что вообще реализовывать нужно? (я осознал что там должен быть параллельный интерфейс в линию, и таких 4 штуки, и собственно больше ничего не определил) Но любой совет очень поможет! Прошу вас не отказаться в помощи! Спасибо!
  7. Здравствуйте! Я начинающий разработчик на ПЛИС и в данный момент разбираюсь с работой инструмента Signal Tap. Возникла у меня следующая проблема - есть "длинный" сигнал, где одно значение повторяется каждый такт более высокочастотного клока. Попытка тактировать Signal Tap выходным более медленным клоком приводит к тому что появляются непонятные разрывы и случайные пики. Если тактировать все более высокочастотным клоком, то всё гладко и красиво но "долго". Нужно построить спектр в матлабе, поэтому возникла необходимость в множестве разных точек. Подскажите каким образом в сигнал тапе можно сокращать длинные сигналы без разрывов. Сейчас нет возможности скинуть картинки, но если понадобится я завтра скину в эту тему чтобы более наглядно проблему обозначить. Заранее спасибо!