Jump to content

    

Mikhail241

Участник
  • Content Count

    76
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Mikhail241

  • Rank
    Частый гость

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

882 profile views
  1. Добрый день!

    " Есть полный пакет PDK на 180 и 90 нм. Могу дать. "

    Поделитесь пожалуйста :help:

    marchiano@mail.ru

  2. Я сейчас так и делаю. Автозаменой. Но как-то странно: в описании tsmc сказано, что макро должны начинаться с "X", но все их же spi-нетлисты на стд ячейки с транзисторами на "М" ! define_leafcell пробовал, не помню с какими ключами, завтра еще раз запущу... Спасибо за ответы! Еще вопрос. Как в liberate констрейнить входные данные которые тактируются внутренним клоком? Внутренний клок генерируется с помощью входного опорного клока.
  3. Частично решил проблему: названия инстанций макро транзисторов(*ch_mac) должны начинаться с буквы X. Но как быть с нетлистом у которого при генерации буква M?
  4. Я ведь с этого и начал. Сделал нетлист вентиля прочитал его и спайс модели. У меня не scs у меня L(hspice). Я итак знаю, что не грузится - nch_mac и pch_mac. Мне кажется это связано с тем, что *_mac это не модели, а subckt а сами модели находятся в нем и тулу нужно как-то это объяснить
  5. Всем привет. Сталкивался ли кто с такой проблемой. Подключаю простой нетлист с транзисторами типа nch_mac и pch_mac и спайс модели на эти мопы. Запускаю char_library но: ERROR (LIB-508): (char_library): Unable to identify the device type for 'nch_mac' because no global or local NMOS or PMOS model has been loaded using 'read_spice' and no 'define_leafcell' command has been specified. Load the model using 'read_spice' or specify a 'define_leafcell' command and rerun. The 'define_leafcell' commands must precede 'read_spice' command. If the netlist has elements, also specify the '-element' argument with the 'define_leafcell' command. ERROR (LIB-507): (char_library): Failed to process the model based element inst: 'MM73', model: 'MOS' in the cell DFD. This cell will be skipped. Check the model uses standard parameter names and the define_leafcell command options are used properly. Update the Tcl and rerun. Пробовал на другом примере где мопы не pch_mac а просто pch, там все ок.
  6. Это ничего не меняет. Все равно входы и выходы этого мукса должны быть как в GT(такая задача стоит). А в чистом виде их в ПЛИС нет, только с логикой PISO/SIPO. Использовать просто диф порты тоже не подойдет т.к. нужны функции эквалайзера и имфазиса. По поводу микросхем: у меня ведь эта проблема и возникла, т.к. нужно сделать прототип такой схемы(DS25MB100).
  7. Да, похоже без пакетной передачи тут не обойтись... Я попробую муксить пакеты по 16 бит с двух Rx и отправлять их в Tx. bumps, говоря про много выводов, я имел ввиду, что их слишком много для одноразрядного мукса. Управление внешнее. А вопрос еще остается, есть ли какие-то решения в других ПЛИС или контроллерах с возможностью GT буфферов? Мне там собственно нужен эквалайзер и преимфазис.
  8. Спасибо за отклик) Плата от производителя(AC701). Не получается выделить отдельно буферы Rx и Tx. Вернее сделать тракт между ними без PISO и SISO и т.д.(см рис). Пока все, что я нарыл это использовать loopback. Но даже если получится, то как в этом случае сделать мультиплексор? Возможно есть какое-то более простое решения без использования GTP, ведь там под сто выводов...
  9. Всем привет! Оч нужна помощь... Есть задача реализовать простой мультиплексор для гигабитных посл данных. В Artix7 есть GTP интерфейсы в которых есть необходимый компонент(входные и выходные буфферы Rx Tx), но настроить эту махину не получается. Имел ли кто-то опыт работы с GTP или может быть подскажете другой вариант решения?
  10. Да, DC лучше чем RTL compiler, много раз слышал и сам согласен(Genus вроде ближе). А вот, что насчет IC vs Innovus ?
  11. Народ! Давно интересует вопрос кто круче ? Каденс или синопсис ? Предлагаю сравнивать физический и логический синтез цифры. Может есть какие-то ссылки на исследования, сравнения...
  12. Сам слэк по пути reg2latch, но как я уже сказал если в качестве соурса для gen clock использовать обычный флип-флоп(вместо гейта) - тот же результат, с тем же constraint=0. Хорошо, попробую еще ослабить sdc, хотя там уже кроме частоты все выключено...
  13. Я смотрел worst chain в отчетах ccopt и там все сводится к тому, что нет временного окна для usful skew(constaraint = 0!) Т.е. он не может добавить задержку в регистр gen clock(в данном случае это латч) --> choosen = 0. Тут используется gating clock для генерации, но в классической ситуации где gen clock описывается сразу с выхода делителя аналогичные проблемы. В UG ничего не нашел по этому поводу, кроме увеличения auto_limit_insertion_delay_factor. Т.е. проблема в том, что изначально ccopt задает временное окно равное нулю. Хотя добавление задержки не вызовет ухудшения WNS(EcoAddRepeater). В общем беда!
  14. Почему Вы так решили?) WNS по сетапу -0,4. Период 1нс. Понимаете, все, что Вы предлагаете я уже перепробовал(и вручную редактировал файл)... С CKsyn WNS = -0,6. Во всех вариантах результат плавает от -0,4 до -0,9 и всегда одно и тоже место возле gen clock. Самое для меня странное, что EcoAddRepeater помогает сбросить около 0,2 без нарушений по холд. Думаю можно и до нуля сбросить, но это долго и нудно. У меня Иновус 15. Спасибо)
  15. Дело не в ходде. Я специально задаю запас по WNS на холд и синтезирую с CU = 0 и в режиме setAnalysisMode -analysisType single. И по отчетам видно что это не проблемное место для холдов. Проблема именно с регистрами соседними к источнику, CCOPT создает отдельную skew_group с rank 1 в которой: регистр генератора(РГ) и самый ближайший к нему регистр(БР). В результате эта группа сбалансирована а между БР и другим регистром(картинка) слэк. PS: дизайн очень критичный по быстродействию