Перейти к содержанию
    

Hexa

Участник
  • Постов

    18
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Hexa

  • Звание
    Участник
    Участник
  • День рождения 25.08.1993

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

724 просмотра профиля
  1. Да, хотелось бы подробностей, хотя бы в общем.
  2. Добрый день. Пытаюсь сформировать из слоя top paste dxf файл для вырезки трафарета на лазере и обнаружил проблему. Если в настройках экспорта ставить параметр "export as block" то ожидаемо видим заполненные области повторяющие слой paste, (почти повторяющие, на одном компоненте почему-то нет нескольких падов, при том что по всем параметрам они идентичны). Если поставить параметр "export as primitives" то контур на том месте где не было падов появляется но пропадают пады на других компонентах и очень похоже, что это зависит от места на плате, например есть smd конденсатор у которого в dxf пропали контуры падов, он перемещается на другое место платы, заново формируется dxf и контуры появляются. Кто нибудь сталкивался?
  3. А можно открыть например в SolidWorks и перевернуть там с пересохранением. Но это явление частое и в том же альтиуме например при размещении возможно в параметрах его крутить по всем осям.
  4. В общем сделал что то подобное, только немного под себя переделал: В ShortCircuit добавил так: Not((IsPad or IsVia) and (Net = 'No Net')) А в Un-Routed Net так: Not(IsVia and (Net = 'No Net')) В этом случае не проверяются только via и пады с цепью "No Net", а все остальное продолжает проверять. В общем то что нужно. Так кстати остается все также, все описанные ошибки остаются.
  5. и платы были без КЗ??! Я эту проверку все равно запускал и по каждому сообщению просматривал где она возникла, уже потом отключал. А так эти к via ни к чему и не подключались кроме самого пада. Спасибо, попробую.
  6. Добрый день. Решил попробовать свежую версию altium, а именно 22.9.1. Столкнулся с тем что при проверке проекта на соответствие правилам стала появляться ошибка "Unroute Net Constrainet: Via (..) from TL to BL Dead Cooper - Net Not Assigned", хотя до обновления плата проходила без этой ошибки. Раньше возникали ошибки "Short-Circuit" и при отключении этой проверки все проходило. С чем связана ошибка мне тоже понятно, на плате стоит bga под падами которой стоят via (via to pad), и на не используемых контактах в наименовании цепи via стоит "No Net", и теперь он ругается на то что via ни к чему не подключен. Можно ли это выключить? Полностью выключать проверку Un-routed net я естественно не буду, но возможно есть правило на отключение проверки via без наименования цепи?
  7. Спасибо за активное обсуждение проблемы, теперь есть над чем подумать, задержка как раз и похожа на +- 1 слово.
  8. В общем удалось полностью за синхронизировать 2 платы по оптическому каналу, и передаваемый с первого устройства пакет приходит с одной и той же задержкой (отличие между пакетами не более 1нс) от отправки (пакет на первом устройстве сформирован в тактах выделенных из принятых данных второго устройства). На текущий момент пришлось использовать второй оптический канал, из которого на одном устройстве одним GTX выделяется опора и заводится на второй вход тактирования GTX ПЛИС, таким образом второй (в моём случае основной) GTX имеет опору TX и RX одинаковой частоты. Предполагаю что используя более высокоскоростные SFP смогу обойтись одним каналом, за счёт использования на RX - CPLL а на TX - QPLL, или можно использовать другую ПЛИС с GTP, на них RX и TX можно тактировать с разных PLL. Сейчас пытаюсь решить другую проблему, а именно добиться одинаковой задержки между передачей и приёмом при перезапуске и перенастройке GTX. Думал связано с использованием RX Buffer, но при его отключении задержка при перезапуске всё равно разная, может отличаться на 40-60 нс.
  9. Да, всё именно так.
  10. Всё так и есть, схема восстановления необходима. И да используется оптика с sfp. На текущий момент sfp имеется только гигабитный на руках.
  11. Спасибо, иммено так. Внутренний сигнал GTRefClk пробовал использовать. В версии Vivado 2014.2 это работало с предупреждением (по крайней мере так утверждают на форуме xilinx), более поздних версиях это стало критической ошибкой. У gtx 2 внешних входа тактирования, и проблема даже в том что я немогу использовать для одного канала разные входы (ну кроме использования qpll, который мне тоже не подходит) Видимо прийдётся синхронизировать через второй канал приемопередатчика со второй линией связи.
  12. Про юзер клок всё понятно, тут внутренее ограничение qpll, его делителями устанавливается скорость линии, которую нельзя получить меньше 3Gbps, там 2 ГУНа с определёнными полосами, выбираются они в зависимости от установленных делителей. В данном случае это своего рода эксперимент, в котором как раз таки необходимость тактировать передатчик выделенными клоками приемника При одинаковом тактировании приёмника и передатчика проблем нет.
  13. Добрый день. При использовании высокоскоростных приемопередатчиков GTX возникла необходимость установить опорными тактами на передатчике непосредственно выделенные из приёмника. Кто нибудь делал что нибудь подобное? Как я понял из схем из ug476 это можно сделать только одним способом, а именно если опорный клок на приёмник завести через cpll, а на передатчик уже используя qpll (используя другой вход mgtrefclk ПЛИС, на который уже и заводится каким-либо образом выделенная частота), но проблема в том что скорость на которой я работаю 1.2 Gbps, что не входит в диапазон работы qpll.
  14. Доброго времени! Пытаюсь освоиться с созданием библиотеки на основе базы данных (в моем случае таблица Excel). Проблема возникла при попытке добавить возможность доступа к локальному файлу datasheet. При указании в поле ComponentLink1URL полного пути к файлу все работает, а при попытке использовать относительный путь файл не вызывается, абсолютный путь использовать не вариант т.к. все должно работать даже при переносе каталога в другое место. Структура хранения файлов следующая: в общей папке находятся подкаталоги pcb, sch и pdf. Datasheet соответственно находится в папке pdf. В файле dblib altium относительные пути к указным папкам прописаны, ссылки на файлы sch и pcb (Library Ref и Footprint Ref) работают нормально.
  15. А в новых версиях где искать привязку? Попробовал, но пока не удалось.
×
×
  • Создать...