Jump to content

    

sawyer0

Участник
  • Content Count

    10
  • Joined

  • Last visited

Community Reputation

0 Обычный

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array
  1. Добрый день. Поделитесь, пожалуйста, исходниками к следующим документам: 1) Digital Downconverter (DDC) Reference Design (an279.pdf / ALTERA) в документе написано When you install the software from the DSP Development Kit, Stratix Edition CD-ROM, the DDC design files are installed in the directory structure shown in Figure 1. но где этот CD взять-то.. 2) Designing Efficient Wireless Digital Up and Down Converters Leveraging CORE Generator and System Generator (XAPP1018.pdf / XILINX) - спасибо
  2. нет конвейера. требуется проверка правильности. но вроде работало. fixed32_0_to_float_nopipeline.v
  3. имею ввиду. есть у меня модуль, состоящий из N файлов. интерфес управления у модуля axi-lite. как создать скрипт на tcl, чтобы создалось ip ядро и было доступно в Vivado наравне с родными для Xilinx?
  4. приветствую. может кто-нибудь поделиться примером создания IP ядра из исходников на TCL? (tcl аналог GUI действий: Tools -> Create and Package New IP -> ...) и чтобы он добавился в библиотеку IP ядер, т.е. был доступен из block design. -спасибо
  5. нет пайплайна, надо проверить. тут проверить правильность fixed16_0_to_float_nopipeline.v
  6. Посмотрите здесь, может есть что-нибудь: https://github.com/analogdevicesinc/hdl.git
  7. приветствую. вчера поставил 2017a. перtстали работать функции из lte toolbox. в предыдущей версии все было норм. может что-то с путями? спасибо
  8. спасибо. получил, что хотел. for (int I=burstcount; I>0;) begin readdatavalid = $urandom_range(1,0); readdata = $urandom_range(2**16-1,1); if (readdatavalid) I--; @(posedge clk); end readdatavalid = 0;
  9. добрый день, помогите описать поведение сигнала readdatavalid, чтобы было как на картинке (не сплошной, а 'рваный' и случайный). я сделал, так чтобы он был без разрывов, подряд. как теперь исправить, на псевдослучпайное поведение? initial begin forever begin @(posedge clk); waitrequest = 1; readdatavalid = 0; wait(read); // Keep 'waitrequest' HIGH for [1..3] cycles for (int I=0; I<$urandom_range(3,1); I++) begin @(posedge clk); end waitrequest = 0; wait(~read); waitrequest = 1; // Wait some time ([0..5] cycles) after 'read' goes LOW for (int I=0; I<$urandom_range(5,0); I++) begin @(posedge clk); end // send data + valid for (int I=0; I<burstcount; I++) begin readdatavalid = 1; readdata = $urandom_range(10,1); @(posedge clk); readdatavalid = 0; end end end спасибо.