Перейти к содержанию

sawyer0

Участник
  • Публикаций

    10
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    РФ
  1. Altera/Xilinx DDC

    Добрый день. Поделитесь, пожалуйста, исходниками к следующим документам: 1) Digital Downconverter (DDC) Reference Design (an279.pdf / ALTERA) в документе написано When you install the software from the DSP Development Kit, Stratix Edition CD-ROM, the DDC design files are installed in the directory structure shown in Figure 1. но где этот CD взять-то.. 2) Designing Efficient Wireless Digital Up and Down Converters Leveraging CORE Generator and System Generator (XAPP1018.pdf / XILINX) - спасибо
  2. Цитата(svedach @ Oct 6 2017, 18:01) Снимаю шляпу, добрейший. Буду разбирать и делать конвеер, как сделаю - выложу сюда. нет конвейера. требуется проверка правильности. но вроде работало.
  3. Цитата(sawyer0 @ Oct 6 2017, 15:41) может кто-нибудь поделиться примером создания IP ядра из исходников на TCL? (tcl аналог GUI действий: Tools -> Create and Package New IP -> ...) -спасибо имею ввиду. есть у меня модуль, состоящий из N файлов. интерфес управления у модуля axi-lite. как создать скрипт на tcl, чтобы создалось ip ядро и было доступно в Vivado наравне с родными для Xilinx?
  4. приветствую. может кто-нибудь поделиться примером создания IP ядра из исходников на TCL? (tcl аналог GUI действий: Tools -> Create and Package New IP -> ...) и чтобы он добавился в библиотеку IP ядер, т.е. был доступен из block design. -спасибо
  5. Цитата(svedach @ Oct 4 2017, 19:22) Не хочется изобретать велосипед, может кто-то уже писал подобный модуль и готов поделиться... Буду очень признателен.... нет пайплайна, надо проверить. тут проверить правильность
  6. Цитата(Art55555 @ Oct 4 2017, 07:32) В описании микросхемы на AD нет ничего для ПЛИС. Посмотрите здесь, может есть что-нибудь: https://github.com/analogdevicesinc/hdl.git
  7. приветствую. вчера поставил 2017a. перtстали работать функции из lte toolbox. Цитатаввожу пример из документации: >> pss = ltePSS(struct('NCellID',1,'NSubframe',0,'DuplexMode','FDD')); Cannot find an exact (case-sensitive) match for 'ltePSS' The closest match is: LtePSS in C:\MATLAB\R2017a\toolbox\lte\lteobsolete\LtePSS.m ввожу LtePSS - ситуация такая же в предыдущей версии все было норм. может что-то с путями? спасибо
  8. Цитата(Fitc @ Apr 24 2017, 19:21) Что мешает присвоить сигналу readdatavalid результат $urandom_range(1,0)? спасибо. получил, что хотел. Код        for (int I=burstcount; I>0;) begin             readdatavalid = $urandom_range(1,0);             readdata = $urandom_range(2**16-1,1);                            if (readdatavalid)                 I--;                          @(posedge clk);         end         readdatavalid = 0;
  9. добрый день, помогите описать поведение сигнала readdatavalid, чтобы было как на картинке (не сплошной, а 'рваный' и случайный). я сделал, так чтобы он был без разрывов, подряд. как теперь исправить, на псевдослучпайное поведение? Кодinitial begin     forever begin         @(posedge clk);                  waitrequest = 1;         readdatavalid = 0;                  wait(read);                  // Keep 'waitrequest' HIGH for [1..3] cycles         for (int I=0; I<$urandom_range(3,1); I++) begin             @(posedge clk);         end         waitrequest = 0;                  wait(~read);         waitrequest = 1;                  // Wait some time ([0..5] cycles) after 'read' goes LOW         for (int I=0; I<$urandom_range(5,0); I++) begin             @(posedge clk);         end                  // send data + valid         for (int I=0; I<burstcount; I++) begin             readdatavalid = 1;             readdata = $urandom_range(10,1);             @(posedge clk);             readdatavalid = 0;         end          end end спасибо.