Jump to content

    

RedHeadIvan

Свой
  • Content Count

    119
  • Joined

  • Last visited

Community Reputation

0 Обычный

About RedHeadIvan

  • Rank
    Частый гость
  • Birthday November 16

Информация

  • Город
    Array

Recent Profile Visitors

1011 profile views
  1. Ну тирдроп это скорее про технологичность, потому что это небольшой участок, но в целом ход мыслей правильный. На практике вот так предметно не поясню и графиков не приведу, но видел чужой проект, на 10 ГБит, кажется, где делали почти под прямым углом уширение линии раза в три. Внутри антипада. И вроде как всё успешно работает Можете ещё глянуть у Интела AN766, кажется. Там были рассуждения на тему, да и в целом полезный документ
  2. Вообще я планирую просто все насквозь промерить, из того же ADS получить S-параметры платы-переходника и попробовать их вычесть из измерений. В Матлабе, например. На максимально достоверные параметры не претендую, но получить графики, близкие к даташиту, будет успехом. Антипад 1,2
  3. Ну есть, например, скоростной кабель от Samtec. В даташите графики есть, а S-параметров нет. Соответственно берем векторный анализатор, делаем плату для тестов с разъемами, и измеряем. Выступ я рассматриваю тупо как опорный слой, который не режется антипадом, и по логике как раз импеданс будет получше. Какие там уже начинаются отношения между падом и телом переходного, и на что будет влиять ширина пада - понятия не имею, слава численным методам. Их есть у меня Метод научного тыка, де факто. Рисуем параметрическое 3D и пущай его колбасит в разные стороны
  4. Для задачи обмера High-Speed кабеля очень даже кстати. И для СВЧ линий в SE формате тоже, собственно вот ее графики Красные графики - с пьедесталом. Не совсем соответствует Интеловскому аппноуту, но там и задача другая решается. А какой-нибудь ресурс на тему есть? Было бы любопытно почитать, потому что тот же Интел говорит как раз по крупные антипады. А скопировать сегменты трассировки с помощью snap vertex и snap to pin не получается? Так же проверьте галку Replace Etch
  5. Обычно закладываемся на 10 ГБит Если S-параметры в порядке, то TDR, на мой взгляд, не обязателен
  6. безусловно какую-то длину диффпары надо отрисовать, по крайней мере так точно будет видна корректная структура поля и для тополога так очевиднее да, в первую очередь S-параметры. TDR можно получить постобработкой S-параметров или еще отдельно сделать монитор, но это долго. в принципе по TDR можно какие-то косяки увидеть
  7. В принципе есть в ADS и HyperLynx для дифф пар инструменты расчета, можно условно прикинуть что куда. Но там все +- стандартно, и, например, опорный пьедестал в антипаде не сделать. Я подобные вещи рисую в CST, но это может быть не самой простой работой с точки зрения 3D, если мало опыта Вырезы тоже там же можно рисовать, в принципе
  8. Ну тут вроде как не ставится вопрос целостности сигнала, по крайней мере явно. Выше вроде была речь чисто про S-параметры, а это можно сделать в ADS, например, достаточно просто
  9. Вряд ли есть какой-то конкретный инструмент для этого, сделать пин шейпом - как минимум странно, ведь тогда он должен наследовать все свойства класса шейп. В голову приходит два варианта - статик шейп на весь пин или регион.
  10. В Nc - > Backdrill Setup посмотрите, например
  11. давайте просто прямой путь напишем в path C:\Cadence\SPB_17.2\tools\bin\
  12. и с установленной CDSROOT получается сделать смену директории? или опять The system cannot find the path specified?
  13. руками можете найти файл allegro.exe? по какому пути он лежит? CDSROOT в системных переменных создали?
  14. Значит, проверяйте наличие переменной %CDSROOT% Если ее нет - добавляйте. Она должна вести к корневому каталогу установки, например C:\Cadence\SPB_16.6