Jump to content

    

RedHeadIvan

Участник
  • Content Count

    80
  • Joined

  • Last visited

Community Reputation

0 Обычный

About RedHeadIvan

  • Rank
    Частый гость

Информация

  • Город
    Москва

Recent Profile Visitors

824 profile views
  1. Ну, на ом же видео показан топ Architecture, далее делается push в блок FX_Memory, и мы оказываемся в Logical Design. Не ясно, как устроено это взаимодействие Когда я создаю проект платы в EDM Design Cockpit то начинаю со схемы, и до тех пор, пока я ее не упакую, мне недоступно создание PCB. Как и папка PCB, папка кабельных сборок в дереве проекта присутствует, но создание кабельной сборки недоступно. Какая отправная точка для создания сборки... ...и о какой именно библиотеке мы говорим? Кажется, на уровне EDM Library Cockpit я не встретил упоминания о кабельных сборках
  2. Добрый день! Для минимизации возможных ошибок планируется сделать проект всего устройства при помощи System Designer. В связи с этим сразу возникло несколько вопросов: 1. Существует ли вообще понятие библиотеки на уровне System Designer? Или он берет всю информацию с топа схемного проекта? 2. Для верификации соединений разъемы должны располагаться на топе схемы, но, например, большой разъем бэкплейна занимает слишком много места. На видео ( https://www.youtube.com/watch?v=0sEYenkM8OQ ) к коннекторам подведены сразу шины. Как это сделано? 3. Как должны быть связаны меду собой Architecture и Logical схемы? Если вообще могут быть связаны 4. Какие исходные данные должны быть для создания кабельной сборки? Возможно ли составить их перечень?
  3. ГОСТом предусмотрен документ ВДЭ - ведомость электронных документов. Там можно пеечислить гербера и данные сверления/фрезеровки, в примечаниях указав носитель информации.
  4. Горячая линия по САПР Cadence Allegro

    Включите Allow DRC
  5. Горячая линия по САПР Cadence Allegro

    А в чем проблема ручной правки? Не обязательно же тыкать в каждое переходное и ему выставлять Ignore. Выделите через Query, например, да и отредактируйте у всех сразу. Кстати, не уверен, что у Mechanical имеет смысл Pad Suppression
  6. Горячая линия по САПР Cadence Allegro

    В Вашем случае я бы обратил внимание не на thru pin, а на hole
  7. Вам сами по себе параметры разъема не особо помогут. Вообще понятие "параметры разъема" обычно имеет смысл, например, для скоростных цифровых коннекторов. Если Вас интересует, как повлияет разъем на прохождения сигнала, то надо рисовать переход с него на плату, а уже полученные параметры вставлять в модель
  8. Горячая линия по САПР Cadence Allegro

    Если Вы откроете эти файлы, то увидите в них в текстовом виде те настройки, с которыми выгружали файлы
  9. Горячая линия по САПР Cadence Allegro

    Ну Ментор иначе устроен, как же по другому) В какой версии работаете? С какими настройками выгружаете? Собственно, что меня смущает: отсутствие герберов на проводящие слои, а так же формат файлов сверловки. Обычно, если выгружать 274 гербера и excellon сверловки/фрезы, то сначала кучей насыпает все, что относится к слоям, потом контур, потом сверловки в формате drl, все это в сопровождении нескольких txt, в которых указаны настройки, с которыми выгружаются артворки
  10. Горячая линия по САПР Cadence Allegro

    Какие именно текстовые файлы Вас смущают? Рядом с герберами при выгрузке обычно лежат логи и настройки формата А можно немного подробнее про использование Anti-Etch где-нибудь прочитать? Видел только один пример, когда с помощью него и Route Keepin делали два разделенных шейпа
  11. Горячая линия по САПР Cadence Allegro

    Абсолютно согласен. У нас ест разработчики "старой закалки", которые рисуют схемы так, что невозможно понять, что там происходит. Более того, иногда схема при выводе на печать вообще меняет смысл Естественно, такие схемы не доходят до нормоконтроля, но формально им приняты могут быть Всегда говорю, что ЕСКД - как пиратский кодекс: это просто свод указаний, а не жёстких законов. Можно создавать свои стандарты на его основе, если есть такая необходимость, искать компромиссы с нормоконтролем, если это необходимо, и всячески трактовать в свою пользу. Но люди почему-то априори относятся к ЕСКД негативно, дескать военка и совок
  12. Горячая линия по САПР Cadence Allegro

    Не связывайте ЕСКД и читаемость схемы Если человек рисует схемы пятой точкой, то ему никакие послабления в стандартах не помогут
  13. https://www.ema-eda.com/resources/library/multi-board-match-lengths-allegro Как раз то, что Вы ищете
  14. отступы для shape

    По картинке не особо понятно, что происходит. Оставьте только топ, и покажите, какой именно drc
  15. Не уверен, как именно работает механизм обновления символа, но, возможно, что-то изменится, если обновлять одновременно с Вашим символом и те, что внутри него В качестве решения "на ходу" я бы убирал компонент в сторону от платы, обновлял футпринт, а потом через snap to vertex ставил обратно. Топорно, но должно работать