а я этого улучшения не вижу и пытаюсь понять, что не так.
Что я вижу у себя:
Если частота узкополосной помехи находится в пределах ±100 Гц от частоты сигнала, то 1023 чипа выигрывают.
За пределами этого диапазона выигрыш у 4 чипов.
Полоса для 4 чипов - ~56 Гц.
Полоса для 1023 чипов - ~14 кГц.
я и с фильтрами и без фильтров пробовал. На спектре я вижу как сигнал расширяется, потом как сигнал восстанавливается, а помеха расширяется и как потом отфильтровывается лишнее. А результат всё равно плохой.
Мощность передатчика и скорость передачи данных предполагается оставить неизменными.
Как я понимаю, теоретически DSSS эффективен при работе с узкополосной помехой, этого я пробую добиться в модели, а затем переносить в железо
т.е. получается, что если у меня есть устройство с BPSK модуляцией, меня устраивает скорость и дальность, но хочется улучшить помехоустойчивость, то DSSS не подходит
В обоих случаях длительность бита одинаковая, следовательно энергия на бит одинаковая.
Количество чипов разное и энергия на чип E=E0/N и потом при когерентном сложении E0/N * N получаются одинаковые амплитуды. А вот уровень боковых лепестков и ширина отклика уже разные.
Но если бы мы увеличили длительность бита в 1023 раза, то и амплитуда отклика увеличилась бы в 1023 раза.
Я так понял.
Начал разбираться с расширением спектра и решил прежде чем реализовывать в железе, сделать в модели.
По итогу у меня получается, что 4-х чиповая последовательность, при наличии помехи, показывает себя лучше, чем 1023-х чиповая.
Причём, интересная особенность, если разность между частотой помехи и частотой бита меньше 100 Гц, то большее количество чипов однозначно показывают своё преимущество.
Параметры модели:
Модуляция - BPSK
Несущая частота - 28,5 кГц
Длительность бита - 75 мс
Помехи нет:
Помеха в 10 раз больше сигнала:
Помеха в 100 раз больше сигнала:
