Jump to content

    

petrov

Свой
  • Content Count

    2317
  • Joined

  • Last visited

Community Reputation

0 Обычный

About petrov

  • Rank
    Гуру

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Balakhna

Recent Profile Visitors

5254 profile views
  1. интуитивно подозреваю, что нужно чтобы 2 точки были правее и 2 точки левее Именно, для точек посередине линии задержки больше всего информации для интерполяции. Использовал только с оптимальным диапазоном 0..1. не могли бы Вы привести ссылку, на модель в которой нет ошибки? Таких нет, во всех какие-то ошибки. :) Посмотрите более поздние. https://electronix.ru/forum/index.php?app=forums&module=forums&controller=topic&id=23652&page=11&tab=comments#comment-1366022
  2. Как по мне, так с ModelSim гораздо продуктивнее иметь дело, поскольку можно видеть всю реализацию во времени. Пока всё это довольно бестолково выглядит, до продуктивного использования надо добраться.
  3. Там ошибка, оптимальный диапазон mu 0..1 -> z^-2..z^-1. Еще вопрос, почему в некоторых схемах petrov'а в сумматоре кое где к timing_error прибавляется 1ца, а кое где из 1цы ошибка вычитается? Значит где-то в другом месте петли наоборот вычитается, а кое-где прибавляется, не принципиально это.
  4. Не работает и в 2016b. Дело не в матлабе. Гораздо конструктивнее будет сказать описание какой элементарной цифровой схемы вызывает затруднение.
  5. Методичка эта не нужна, 2018b открыть не могу, 2016b только, то что на скрине, так не делается. Можно разобрать как описывать элементрные цифровые схемы, из которых делается всё, не обязательно для этого полноценный проект выдумывать.
  6. Можно здесь на примерах какие-то элементарные конструкции разобрать.
  7. RobFPGA Увы, пока еще основными языками разработки для FPGA есть Verilog, SV, VHDL, которые напрямую позволяют получить бинарник для FPGA в компилляторах вендеров. И эти языки не ассемблер (попробуете-ка на гейт-уровне FFT нарисовать ), а очень даже FPGA-шный аналог C и местами даже C++. Через С и HDL надо продираться, чтобы FFT и подобное сделать, там ничего нет для понимания и отладки задачи, китайский язык мешающий, никакого окружения, в котором алгоритм живёт. В симулинке модель плавно конкретизируется до RTL, отлаживается там же сравнением с несинтезируемым исходным алгоритмом, на выходе читаемый HDL, сразу готовый для заливки в FPGA, без ада HDL и HDL симуляторов.
  8. Декодер Витерби

    Michael358 Не разберусь, как правильно нормализовывать метрики. Допустим, всегда передаются нули. Тогда метрика нулевого состояния декодера всегда будет равна нулю, а остальные метрики будут постоянно увеличиваться. И если вычитать минимальную метрику (т.е. ноль) из всех, то переполнения метрик не избежать. Можно накапливать метрики путей с коэффициентом меньше, но близким к 1. Разница буквально такая же, как между интегратором и ФНЧ на постоянной составляющей, интегратор имеет бесконечный коэффициент передачи на нулевой частоте, ФНЧ конечный, и переполнений можно избежать.
  9. Pavel Proskura Преамбула составляет всего 26 символов, этого явно недостаточно чтобы надежно корректировать частоту. Вот у меня и возник вопрос как при большой расстройке и при плохом SNR делают АПЧ. Думаю достаточно PLHEADER модулированного pi/2-BPSK для обнаружения и оценки частоты, а на данных синхронизация поддерживается ФАПЧ управляемой решениями.
  10. Pavel Proskura В сети в основном описываются алгоритмы использующие пилоты. Видимо не просто так разработчики себе жизнь упрощают преамбулами, пилот-тонами и т. п. Пробовал алгоритмы на основе БПФ и Luise & Reggiannini. Для 8-PSK при SNR=10 дБ, результат оценки смещения весьма плачевный. Полагаю связано это с возведение принимаемого сигнала в 8-ю степень. Если очень хочется, должно работать при большом усреднении. Eb/N0=6 dB. Остаточный фазовый шум при усреднении 1024 символов.
  11. https://ece.gmu.edu/coursewebpages/ECE/ECE448/S09/resources/vhdlsources.en.htm
  12. IDWT/DWT Simulink

    nice_vladi Да, IFFT-FFT - без проблем. В конце-концов можно сделать на простых элементарных блоках, ведь DFT,DWT - всего лишь фильтры.
  13. IDWT/DWT Simulink

    nice_vladi Хочу сделать в симулинк вот так: А для обычной OFDM так в симулинке уже сделано? Считаю, раз люди публикуют статью - в ней более-менее достоверная информация Слишком оптимистично, данная статья довольно сомнительная. ИМХО
  14. yurik82 по уровню хотя бы такого как в копеечном СС2510 или AT86RF233 Нет там никакого уровня.
  15. Усилия по поднятию одни и те же, что простенькие, что не "простенькие", только простенькие и работают так себе, простенько, а к комбайну подключается FPGA и творится всё что угодно без ограничений.