pergunt

Насколько я помню - Оркад тем и хорош, что умно сделана поддержка с низу вверх. Поэтому, если вы не стерли старый Оркад и файлы библиотек, выполненных в нем - то просто из 9.х версии укажите на свою старую схему - а дальше он должен помочь вам ее протранслировать в новый формат.

v_mirgorodsky На счет инерционности драйвера пина - это вы "погорячились". Все будет видно осциллографом прекрасно - надо только уметь смотреть. Через чипскоп - действительно "шпилек" не увидите.

Могу еще посоветовать вывести на свободные ноги (если они конечно остались) часть сигналов управления и выходных того места что возможно сбоит и осциллографом засинхронизовавшись, посмотреть по ним - нет ли коротких "шпилек" импульсов, из-за которых может быть сбой.

А этот Сервис Пак также не ставится на Триальную версию? Или может есть варианты?

Как времена меняются - раньше спекулировали звуковой техникой из-за бугра, теперь приборами! Это кому ж он нужен осцилограф по такой цене, да еще при выходе из строя - без гарантии в России. Кстати, в штатах для институтов осциллографы еще дешевле.

Так уж у него (ХИЛИНХа) издревне повелось. Здесь пока никому не удалось на новом софте запустить старые Чипы. Берите старые версии софта.

Последние версии поддерживавшие Spartan/ XL были ISE 4.2 и Foundation 4.1. Так что надо брать их или более ранние. Посмотрите на сайте XILINXa Web Pack для этих версий.

Под 98 Proroute в PCAD2001 работает. В ХР - нет

А где в штучных количествах в Москве можно приобрести стабилизаторы от Intersil ? Я что-то не знаю.

Имел в виду не сервис паки!!! (они проблемы решают не до конца), а новые версии 7.2 , 7.3

Заметил следующее: все версии * . 1 - сырые(даже с сервис паками), поэтому следует ждать 2-х или 3-х версий пакетов.

Температуру вы можете оценить по формуле T = Qкорпуса * P корп + T окр среды. где Qкорпуса - термальый коэфф для вашего корпуса; Р корп - рассеиваемая мощность; Токр среды - темпер окр среды. т.е. для вашего случая имеем приблизительно = 33 С/Вт * 1 Вт + 35 С = 68 С. т.е то что вы намеряли. Полезно посмотреть у Хилинха UG112 (Packages and Thermal Characteristics) http://www.xilinx.com/products/design_reso.../si_thermal.htm

А что за элемент в SPARTAN XL - является генератором и какая частота? (Что-то в библиотеке и даташите не увидел)?

А вас не смущает, что в зависимости от момента подачи разрешающего сигнала СЕ, в схему могут пройти подрезанные первый и последний импульсы?

Нет, СКАН не меняется - работают для себя (в свое "удовольствие"). Если платишь налом, то еще имеешь проблемы, где потом брать документы для отчета - у нас нет кассового аппарата, отвечают.

По Виртекс пока ничего с производства не снимается, а вот в Спартане / XL / 2 объявлено о снятии с производства некоторых корпусов (смотрел прайс лист на www.plis.ru )

USTAS Извиняюсь за повтор вопроса к Вам по-поводу схем генераторов: 1. Возможно ли рассчитать частоту или придется мерить, что получается на других чипах? 2. Повторяемость частоты при прошивке схемы в другой чип (но с тем же номером)? 3. Запуск всегда происходит или возможны проблемы?

USTAS Спасибо за схемы ! Насколько стабильная получалась частота генерации? Запускалась всегда? Могут ли быть срывы? А как возможно прикинуть частоту этих генераторов? Как изменить частоту(в осцилляторе)?

Уважаемые! Кто работает с EDK - не могли бы Вы прояснить относительно данного пакета? 1. Он предназначен для работы с Китами от Авнет, Мемек, Хилинх и только? 2. Если его возможно применять для чипа напрямую, то как это делать? 3. Как сгенерить какую-то корку (например PCI , пишет что Эвалуэйшен) , чтобы она стала полноценной : Нужен другой номер для EDK или какая-то лицензия?

svtsvt Большое спасибо за ИДЕЮ ! и пример. Мне также удалось в пакете ISE подцепить для задержек Unbonded pins. Весьма существенно, как Вы отметили, это поиск неподсоединенных падов через эдитор, т.к. никакого дата шита с их номерами нет. Прямо в библиотеке UPAD нет, поэтому извратился через bidirect. USTAS Схему пока открыть не смог. Ваши примеры для какого софта (версии)?!

svtsvt Пробовал нарисовать как Вы рекомендуете, пока не получается - ошибки при трансляции. А какой версией Вы пользуетесь (ISE..?..)?

Атрибуты KEEP и OPTIMIZE ведут себя, на мой взгляд, как-то нестабильно при транслировании чипа. То одну задержку получишь, то другую. Да и набирать элементов мне приходилось порой очень много - т.е. такое чувство, что все равно оптимизируется.. С внутренним генератором - организовывать как то опасаюсь(да и как сделать не выходя на ножки чипа?). Кто еще какие способы задержек может предложить? И вопрос к svtsvt - Как вы все таки прописываете UPAD !? Как определяете номер пина Unbonded ?

А в схематике есть возможность приделать зтот UPAD ? И какие еще способы кто знает чтобы внести задержку в схему(без применения клока! ) ? Как, например, для CPLD есть атрибута NOREDUCE. А какие варианты для FPGA, чтобы лишние внесенные для задержки элементы не удалялись (не оптимизировались)? Задержки порой хотелось бы подстраивать от 2 до 25 нс.