Jump to content

    

MPetrovich

Свой
  • Content Count

    245
  • Joined

  • Last visited

Community Reputation

0 Обычный

About MPetrovich

  • Rank
    Местный

Информация

  • Город
    Array

Recent Profile Visitors

1658 profile views
  1. Неужели из 50 просмотревших никто не может ничего подсказать?
  2. Не могу запустить SMJ320F2812 в режиме загрузки по SPI из внешней EEPROM. Ноги, определяющие режим загрузки: GPIO4=0; GPIOF12=1; XMP/MC#=1 - режим микропроцессора. Тактирование от внешнего генератора частотой 8 МГц; PLL отключена (XF_PLLDIS#=0); на выходе XCLKOUT(117) XCLKIN/2=4MHz. На выводах SPI нет никакого шевеления ни при включении питания, ни при сбросе. Может есть какая то деталь, которую я упустил или нога, которую я забыл или не так подключил? Если кто то знает, прошу поделится секретом, буду весьма признателен.
  3. Как только кто-нибудь что-нибудь разъяснит, сразу же туда и выложу))) Пока эксперты не подтянулись... К сожалению...
  4. Тема очень старая, но рискну ее оживить. Мне понравился проект vpd и я скачал его себе. Однако моих скудных познаний в verilog оказалось маловато для того, чтобы понять как работает тестовый режим и что при этом происходит на выводах. Если кто-нибудь возьмет на себя труд разъяснить подробности работы данного проекта, буду весьма признателен. Проект скомпилировал для EP3C55F780I7.
  5. Проблема решилась. Дело было в сопле на входе CLKIN. Как только устранил, всё заработало. Всем пытавшимся помочь спасибо!
  6. Установил подтяжки на JTAG. По- прежнему никакой реакции.
  7. Да как JTAG может влиять на загрузчик то? Я вообще никогда им не заморачивался, это ж отдельная структура в кристале.
  8. Вот что нашел по ревизиям: "На ревизиях кристалла (silicon revision) 0.2 и ниже биты CPHA и CPOL в регистре управления SPI (SPI Control, SPICTL) оба были установлены в 1. По этой причине память SPI может детектировать ошибочный фронт на сигнале тактов, когда он восстанавливается из третьего состояния. Если процесс загрузки терпит неудачу в такой ситуации, то верхний подтягивающий резистор на сигнале SPICLK позволит смягчить проблему. На кристалле silicon revision 0.3 это было исправлено установкой CPHA = CPOL = 0 в регистре управления SPI (SPICTL). Silicon revision 0.3 работает надежно и с pull-up резистором на SPICLK. Таким образом платы, которые поставляются с разными ревизиями кристалла, могут безопасно иметь верхний нагрузочный резистор на сигнале SPICLK. Однако Вы можете заметить на осциллографе, что на silicon revision 0.3 сигнал SPICLK неожиданно становится в уровень лог. 1, когда сигнал PF2 снят." Вроде как выходит, что загрузчик работает. Были проблемы с SPICLK, но и их решили.
  9. Установил подтяжки на BR, MISO, NMI. Ничего не поменялось. По прежнему глухо.
  10. Питание ядра отдельным источником. На BR подтяжка к плюсу есть, а остальное как то не смотрел. При подключении ADSP-BF537 помнится вообще не заморачивался подтяжками всё и так работало...
  11. Всех приветствую. Пытаюсь запустить DSP Black Fin ADSP-BF532BSTZ400. Загрузка по SPI из FLASH, т.е. BMODE[1:0]=11. Тактирование подаю внешнее на ногу CLKIN. Проц не шевелится совсем - нет никой реакции на RESET# ни на PF2(CS# FLASH), ни на SCK (тактовом выходе SPI). Часто при нажатии RESET# на выходе CLKOUT проскакивает частота равная F_CLKIN * 10(что, в общем нормально для дефолтного состояния). Но это всё. Больше никакой реакции на RESET# нет. Причём это не на единичной микросхеме, я попробовал штук пять и везде одно и то же. Ранее приходилось иметь дело с ADSP-BF537 - там всё работало без проблем вообще. В чём косяк? Подскажите кто знает пожалуйста.
  12. Спасибо. Действительно есть такое. Именно в 14.7. Вот же я балбес невнимательный! Искал на букву V и лоханулся... Еще раз большое спасибо!
  13. По этой ссылке я своего семейства не обнаружил.
  14. Не могу найти в какой версии Квартуса есть семейство ПЛИС VIRTEX 4Q. Мне нужно сделать проект и сконфигурить ПЛИС XQ4VSX55-10FF1148M. Смотрел версии 9.2; 13.2; 13.3; 14.7 и нигде нет этого семейства. Буду весьма признателен за подсказки знающих участников форума.