Leka

На графике по оси абсцисс написано: Rload/Rsource - как раз случай заданного сопротивления источника, как выше написал. К передатчикам это не относится, там минимизируют сопротивление источника, и задают сопротивление приемника (исходя из определенных стандартов).

??? Если на выходном разъеме усилителя мощности написано 50 Ом, это что - означает, что выходной импеданс усилителя мощности 50 Ом ??? Это справедливо, если выходное сопротивление источника задано, и меняем только сопротивление приемника. Если задано сопротивление приемника, и меняем сопротивление источника, максимальную мощность получим при нулевом сопротивлении источника (при исключении отрицательных сопротивлений). Согласованный выходной разъем источника нужен для согласования на стороне нагрузки, а не источника.

Это не выходное сопротивление передатчика. Выходное сопротивление передатчика д/б как можно ближе к 0 Ом.

Для какой-то совершенно посторонней задачи - возможно. Но не для рассматриваемой задачи - измерение постоянной величины за единицы мксек.

Характерная демонстрация этого:

Могу показать, как из идеальных моделей можно получить принципиальные для рассматриваемой задачи выводы. Пример. Дано: измерение не более чем за 10мксек, кабель до 500м. Посмотрим, как может повлиять активное сопротивление кабеля R (в тч из-за скин-эффекта) на время измерения. Для этого сравним постоянную времени R*C (общая емкость кабеля) с задержкой кабеля T. Волновое кабеля Ro. Заметим, что удвоенная задержка 2*T=5мксек, близко к 10мксек, значит при R*C>>T задача может стать нерешаемой по ограничению на время измерения. С=T/Ro, R*C=R*T/Ro=T*(R/Ro). Видим, что при R>>Ro получим R*C >> T, и задача в этом случае м/б нерешаемой. Ro слабо меняется для обычных кабелей, и будет отличаться от 100 Ом не более, чем в 2 раза. А значит, R не должно заметно превышать значение 100 Ом. Более строгими рассуждениями можно уточнить эту оценку. Вот так, самыми простыми рассуждениями, из самых общих идеальных моделей, уже можно получать конкретные выводы в реальных задачах. Для этого надо просто уметь решать задачи не из конспектов.

Чего ладно? Можно подать одиночный прямоугольный импульс, какие у него гармоники? Для идеальной линии вообще без разницы, какой сигнал, раз во временной области все смотрим. Задачку на эквивалентную схему привел, как способ самостоятельно проверить свое понимание сути длинных линий. В реальной жизни наукообразностью прикрывается неумение решать простейшие задачки, которых не было в конспектах. И не надо говорить о бесполезности идеальных моделей - их роль не переоценить не только в обучении, но и в решении реальных задач.

Это ни на что не влияет, сигналы м/б любые. Начинать по-любому нужно с идеальной линии без потерь, если есть желание разобраться в сути. Из эквивалентной схемы с разделением путей можно непосредственно вывести все свойства линии (в тч коэффициент отражения, а значит и условие отсутствия отражения), и понять поведение в разных схемах включения - заменит тысячу слов.

Осталось упростить для случая идеальной линии без потерь, и получить практическую схему, которую можно гонять в любом симуляторе.

Данные моделирования привел для случая: подводящий кабель 50 Ом, с одной стороны подключен к источнику напряжения с нулевым сопротивлением, с другой - к четвертьволновому отрезку 100 Ом кабеля, нагруженного на сопротивление 200 Ом. Модель длинной линии с разделением путей прямых/обратных волн - точная, можно подключать что-угодно, будет моделироваться точно так-же, как и стандартная SPICE-модель идеальной линии без потерь.

Над моей задачкой никто не хочет подумать? Помимо лучшего понимания, еще и практическая польза будет при моделировании. Например, моделирование преобразователя импедансов на четвертьволновом отрезке линии (из статьи на хабре, ссылку выше дали): VF1 - отраженная волна в подводящем кабеле, VF2 - отраженная волна в согласующем отрезке кабеля. Видно, что в подводящем кабеле отражений нет, значит есть согласование (переходный процесс в начале - включение источника сигнала).

Уточнение - идеальной линии без потерь. Если идеальная линия согласована со стороны нагрузки - отраженной волны нет. Так можно разделить пути прямых/отраженных волн.

Понятных (как у Айсберга) книжек по длинным линиям не видел. Предлагаю тест на практическое понимание длинных линий - нарисовать эквивалентную схему длинной линии в виде 2-х параллельных ветвей, в каждой из которых волна распространяется только в одном направлении (прямая/отраженная). Такая эквивалентная схема даст хорошее понимание, как работает длинная линия. Имхо, кто понимает - нарисует, не нарисует - значит не понимает.

Чтобы разобраться в длинных линиях, важно понять 2 вещи. 1). Идеальная линия без потерь полностью характеризуется любыми 2-я параметрами из 4-х: L, C, R(волновое), T(задержка). Т меняется мало (зависит от материала изоляции), для обычных кабелей будет в районе ~5нс/м. Из оставшихся проще всего померить C для небольшого куска кабеля. R=T/C, L=T^2/C. 2). Поведение линии в схеме определяется отражениями от концов (при несогласованной нагрузке). Стоит поиграться в симуляторе на простых схемах чтобы понять, как и на что влияют изменения параметров линии (R, T).

Если разработчики остались - не могут поменять топологию с сохранением функционала?

~500м кабеля с волновым ~200 Ом и суммарным активным ~20 Ом или ~2000 Ом, в этом случае переходные процессы не успеют закончиться за 10мкс. Те худший случай в смысле длительности переходных процессов (относительно суммарной задержки) - когда суммарное активное сильно отличается от волнового. Сколько звеньев достаточно для натурного эксперимента - можно увидеть из моделирования.

Модель длинной линии в SPICE - приближенная, правильно работает только при стандартном подключении с заземлением на обоих концах длинной линии. Если один конец не заземлять - показывает чушь. Пример. Коаксиал, заземленный только на одной стороне, в SPICE неправильно будет моделироваться.

Можно и без расточительства (и без вентилятора).

Спасибо, очень интересный пример. В Квартусе то-же самое - с защелками синтез неоптимальный (лишняя логика) в случае неблокирующего присваивания, хотя получающиеся схемы идентичны (с точностью до задержек). Получается, синтезаторы не умеют оптимизировать описания комбинационной логики одновременно с защелками и неблокирующими присваиваниями. Но если дополнить условие, чтобы не было защелок, синтез сразу становится оптимальным и с неблокирующими присваиваниями.

Icarus Verilog установленной версии не понимает always_comb. Ни разу не сталкивался со случаем разного синтеза always_comb и always@*. Для синтеза у меня автоматом генерируется always_comb (чтобы выскакивала ошибка latch), а для симуляции - always@*.

module tb; logic a1=0; always #1 a1=~a1; logic q11,q12; logic q21,q22; top1 _1(a1,q11,q12); top2 _2(a1,q21,q22); always@(a1) $strobe("a1=%b q11=%b q12=%b q21=%b q22=%b",a1,q11,q12,q21,q22); endmodule module top1(input a1, output q1,q2); logic a,q; always_comb begin a<=a1; q1<=a; end always_comb begin q<=a; q2<=q; end endmodule module top2(input a1, output q1,q2); logic a,q; always_comb begin a=a1; q1=a; end always_comb begin q=a; q2=q; end endmodule В Icarus Verilog always_comb надо заменить на always@* (возможно, в последней версии этого уже не нужно, не проверял). Вывод полностью соответствует синтезу, строки "все "0" чередуются со строками "все "1".

Это м/б следствием ошибок в коде симуляции. Полное соответствие симуляции синтезу.

Так:

В Icarus Verilog (вывод через "always@(a1) $strobe(...);") - без разницы, независимо от типа присваивания. Другие симуляторы сейчас не использую.

Вы. У меня четко сказано: