library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity top_vhdl is
Port (
fpga_clk2 : in std_logic;
sclk : out std_logic;
data : out std_logic;
le : out std_logic
);
end top_vhdl;
architecture rtl of top_vhdl is
component SPI PORT(CLK : in std_logic; data, sclk, le : out std_logic ); end component;
begin
SPI_inst : SPI
port map
(
CLK => buf_fpga_clk2,
sclk => sclk,
data => data,
le => le
);
end rtl;
Спасибо, забыл vhdl, не объявил компонент
Далее после успешной компиляции возникла действительно проблема(
ERROR:NgdBuild:604 ругается на мои подключаемые в топ vhdl, verilog исходники
Здравствуйте !
Подскажите пожалуйста, кто знает. Можно ли программировать FLEX10KE waveshare'вским usb blaster'ом v2 ?
Согласно его описанию нет, но есть подозрение что да.
Здравствуйте!
Подскажите пожалуйста как можно избавиться от помех в следующей ситуации
Есть прибор в корпусе. С прибора выходит ethernet для связи с ноутом/ПК. Соединие, - точка точка без свича. Скорость 100 МБ. Расстояние 15м.
На столе все работает. Как только прибор ставиться в воду помехи увеличиваются в 10 раз!!
Пара с экраном.
Подскажите пожалуйста кто знает как и с чем бороться.
Спасибо!
Здравствуйте!
Есть плата с LPC1343, MT-link, исходники в Keil
На плате только разъем USB который идет на МК
Вопрос как можно запрограммировать МК на плате?
Спасибо!
Поставил Web Edition
При компиляции возникает ошибка что для 5M1270ZT144C5N нет лицезии и чтото с flexlm
Как победить?
Может это потому что у меня стоит крякнутый Quartus 9.0 ?
Есть ПЛИС 5M1270ZT144C5N
С удивлением обнаружил что ее нет в списке quatus 9.0
На сайте есть только урезанная версия под нее quartus prime lite
Прошу подсказать где можно взять нормальный САПР под нее поддерживающий верилог и USB blater?
Спасибо!
