Перейти к содержанию

serj1979

Участник
  • Публикаций

    54
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о serj1979

  • Звание
    Участник
  • День рождения 25.07.1979

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Пенза
  1. Без скремблирования (или что то наподобие) тут ИМХО трудно будет, какая тактовая частота ПЛИС? А далеко передавать на такой "бешеной" скорости?
  2. Да нетривиальная проблема... Только не вериться, что исключительно в дросселе дело...
  3. А если нет его (рентген-контроля), по потреблению или ещё каким признакам (может что "выставляется" при уходе в защиту), можно определить "недопитание"?
  4. А как проверить при BGA корпусе, ошибка в схеме/разводке - понятно, а допустим "непропай" - феном погреть микросхему?
  5. Лампочки да кнопочки (почти как "Hello World!"), потом можно будет сварганить Serial и подцепить преобразователь к RS232/USB а на компе терминал:)) Ну или по "взрослому" через JTAG отлаживаться:))
  6. Насчёт длины, для Spartan6 (ISE) в ug380.pdf в разделе "Chapter 5: Configuration Details", есть примечание что размер конфигурационной последовательности может отличаться от "typical cases", думаю что то похожее есть и в vivado для Kintex, т.е. думаю ничего криминально, если грешите на версию vivado, "уйдите" на 17.4 (+update), вроде как поддержка Kintex там есть... Если нет возможности достать (попользоваться на время) "демобордом" от производителя, посмотрите документацию на неё (xilinx, avnet требуется регистрация), как правило лежат принципиалки, иногда разводка (топология), то есть сравнить Вашу плату и "родную". А насчёт проекта, советы простые, не работает один контакт - попробуйте другой, понизить частоту, сделайте в конце концов проект последовательно "перебирающий" выводы ПЛИС с подачей "1" или "0". Либо чередованием "1", "0" "шахматная доска", либо с разной частотой и т.п. "извращения", т.е. определите факт прохождения сигнала по контактам от ПЛИС до разъёма. То есть "поиграйтесь" с микросхемой....
  7. Насчёт контрафакта, вот неплохая статья: http://icrniies.com/files/examples/9/example1.pdf А вот позиция Xilinx по "предъявам" что ПЛИС левая (на примере XC4000): https://www.xilinx.com/support/answers/33557.html Кстати на форуме xilinx довольно много схожих тем: "мол купил ПЛИС, она зараза не работает как надо проверьте может левая", ответ на них см. выше. Понимаете, непонятно что не так, ПЛИС, плата, проект (хотя Вы пишете что с ним всё ОК). Я бы "ел слона по частям", если есть возможность возьмите демоплату со схожей ПЛИС от производителя, убедитесь что проект рабочий. Сравните разводку демоплаты (производитель выкладывает документацию) с тем что есть у Вас. Решать уравнение с несколькими неизвестными тяжело...
  8. Хм... действительно возможен контрафакт, Ваш поставщик значится в списке официальных поставщиков Xilinx? Если брали не у него, то Xilinx претензии не принимает... https://www.xilinx.com/about/contact/author...stributors.html Если с этим всё "чики чики" (ну или не "чики чики", но работать надо), я бы перешёл к проекту, там всё ОК? Гонок, проблем с тактированием и т.п. "нехорошести" нет? В конце концов можно сделать "кастрированный" (частоту понизить) проект который занимается исключительно обслуживанием проблемного контакта, т.е. понять наверняка "железо" или нет... P.S. С температурой ситуация не меняется (прогрев)? Если меняется то скорее всего, он самый контрафакт... P.P.S. Да ещё, плата от "производителя" или собственное творчество? Я в том плане, земля/питание/топология и т.п. теоретически тоже могут влиять на стабильность работы...
  9. Хм... Сколько времени проходит от подачи питания до загрузки (DONE), приблизительно? Если есть возможность "потыкаейтесь" осциллографом в контакты ПЛИС связанные с загрузкой, хотя корпус смотрю BGA, есть шанс и не подобраться... Плис точно xc6slx75-3fg474i? Смотрю datasheet на корпуса есть только fg484, что impact пишет, как он ПЛИС определяет? https://www.xilinx.com/support/documentatio...heets/ds160.pdf Это точно: "Spartan-6 FPGAs store the customized configuration data in SRAM-type internal latches. The number of configuration bits is between 3 Mb and 33 Mb depending on device size and user-design implementation options. The configuration storage is volatile and must be reloaded whenever the FPGA is powered up."
  10. Плисина в составе демоплаты или своё творчество? А то может батарейка:))
  11. Выпаивать CPLD и подавать воздействие (переключателями и светодиодами) и смотреть что будет не советую. Возможно важна продолжительность сигнала и тем более переключатели (дребезг), светодиоды (можно не заметить), да и количество комбинаций весьма велико, тем более если "черный ящик" с "памятью" то задача будет весьма нетривиальной, На мой взгляд правильнее будет подключится в составе рабочего изделия, и прогнать все доступные режимы и смотреть цифровым анализатором... Если лифт, то думаю трудностей особых с логикой не будет. P.S. Толком не смотрел, но по опыту выводы CPLD могут быть I/O/Z (управляется внутренней логикой CPLD), с этим тоже нужно будет аккуратнее...
  12. Это ПЛИС или CPLD? Скачал ispMACH 4A CPLD Family Data Sheet.pdf (это оно?), так там написано что M4A3-64 - CPLD. "Прошивка" у CPLD хранится "в ней самой", readback (обратное считывание) возможно если не установлен security bit, если стоит то увы и ах, томко микросхему "пилить" (ни разу не делал) или как "чёрный ящик" попытаться - встать на работающей плате цифровым анализатором и снять диаграммы на полном цикле работы изделия а потом их проанализировать (долго).
  13. Да фиг знает... программатор точно исправен, другие ПЛИСины шьёт? Конденсаторы земля/питание стоят? Шьёте Impactом из WebPack(версия какая)?
  14. Контакты конфигурирования интерфейса программирования (M0 M1 M2) для JTAG? с PROGRAM и INIT всё хорошо? В догонку раздел Configuration https://www.xilinx.com/support/documentatio...heets/ds077.pdf
  15. Может действительно дело в "неконтакте" (JTAG контакты, земля/питание)? Только на одной микросхеме проявляется такой эффект?