Jump to content

    

def_rain

Свой
  • Content Count

    297
  • Joined

  • Last visited

Everything posted by def_rain


  1. Теперь все предельно ясно, еще раз спасибо за помощь.
  2. Спасибо. Это действительно работает. Только есть один нюанс, сгенерированная таким образом(через 3dcanvas) Степ модель весит 57МБ, против 4МБ сделанной через экспорт самого PCD Designer(но с отсутствующими световодами). Просто в 3d canvas, как я понял, нельзя настроить детализацию, допустим отключить все внутренние слои или контактные площадки. Из за этого получается жирная Степ модель с очень высокой детализацией и соответственно размером.
  3. Здравствуйте. Есть плата в OrCAD PCB Designer PRO, на которой установлены световоды, которые сделаны как механические символы, т.е. их нет в схеме(нетлисте). Добавляю светов на PCB через меню Plact-Mechanical Symbol. В итоге на плате появляется крепежное отверстие под запресовку световода и 3D моделька самого световода (см.фото1). Однако, мне нужно сгенерировать STEP модель всей платы целиком, вместе со световодами. Делаю Export-MCAD-STEP, выбираю нужные галочки(в том числе и Mechanicsl hole) см. фото2. На выходе получаю СТЕП модель всей платы, на которой есть отверстия для запресовки световодов, но сами световоды отсутствуют(что и логично). см. фото3. Вопрос в том как в эту сделать так чтобы при экспортировании добавлялась модель световода(без применения стороннего софта)? Буду признателен за советы. фото1 фото2 фото3: STEP модель всей платы целиком, световоды отсутствуют
  4. Спасибо. У меня тоже были такие опасения... Значит от ручной работы полностью не уйти. По поводу Sub-Drawing, я как то давно пробовал пользоваться этой функцией копируя куски топологии, еще в Allegro. Но платы я трассирую в OrCad PCB Designer Professional, а там нет Sub-Drawing. Вернее им можно воспользоваться только при создании Символа или межанического символа (dra файлы), а в *.brd этой функции нет (или она в OrCad-е где то спрятана так, что я не нашел).
  5. Здравствуйте. Вопрос по модулям mdd. Создаю готовые блоки, которые в дальнейшем использую в разных платах(Place replicate Create - Place replicate Apply). Но есть одно неудобство. Когда в новом проекте я применяю модуль mdd кусок топологии формируется так как и задумывалось, только отсутствуют индивидуальные св-ва настроенные ранее мною в Property Edit. Допустим это может быть для некоторых выводов индивидуальный тип подключения к полигону Dyn_Thermal_Con_Type или No_Shape_Connect, допустим индивидуальные перемычки терморельефа Dyn_Fixed_Therm_Width_Array. Да и вообще св-ва самих полигонов. Меня интересует возможно ли как то сделать так, чтобы модуль mdd при выполнении Place replicate Create - Place replicate Apply содержал в себе информацию об индивидуальных настройках? Чтобы не приходилось после применения модуля делать в ручную. PS Все эти свойства необходимо передавать в схему с помощью Back Annotate, грубо говоря являются частью netlist-а. Но как их вытащить и привязать к mdd... Мне кажется копать нужно в этом направлении. Либо все гораздо проще и для этого есть специальная галочка о которой мне не известно.
  6. Повращать можно: Shift+Колесико мыши(зажать) и двигать мышкой. В 3D Canvas можно даже сделать разрезы почти под любым углом по любой плоскости: Setup - Preferences - Cutting Plane - Enable Cutting - Plane
  7. Да, получилось! Я почему то ошибочно думал что без галочек вообще обновление не произойдет. Спасибо!
  8. Спасибо! Это именно то что мне было нужно. У меня есть еще один вопрос. Допустим на готовой плате есть Символ (компонент) с уже выравненным и установленном в нужном месте(свободном месте) RefDes и ключом. В процессе выясняется что у этого символа нужно поменять step модель или изменить графику на слое assembly. Делаю данные изменения в библиотечном dra файле, затем на плате update symbol - reset symbol text location and size для этого символа. Однако после Апдейта сбивается положение RefDes. Меня интересует способ как сделать апдейт без изменении шелкографии RefDes? Особенно этот момент становится проблематичным если плата уже готова, сделаны гербера шелкографии. Получается что изменения step модели, которая по идее не как не должна влиять на топологию платы, сбивает шелкографию и гербер уже не соответствует плате в brd.
  9. А где находится этот Suppress shapes less than: xxx ? Поискал у себя в OrCad PCB Designer Prof и не нашел... Это User Preferences наверное?
  10. Здравствуйте, товарищи. Мне нужен совет по следующему вопросу: Есть полигон земли на топе, он частично вырезается остальной топологией на этом же слое, получается весь изрезаный полигон. Не подключенные к Нету островки удаляю с помощью Delete Unconnected Copper. Но все равно есть совершенно бесполезные обрывки полигона, которые не нужны, но при этом не являются Unconnected Copper и соответствующим инструментом их не удалить (см.фото). Меня интересует быстрый способ как убрать эти бесполезные "полуостровки". Можно конечно в этом месте сделать вырез в полигоне так, чтобы он перекрыл эти полуостровки, но может есть какой то специальный инструмент для этого.
  11. Спасибо, теперь разобрался. А как нибудь можно сопоставить их к одному общему?
  12. Может быть кто нибудь сталкивался с такой проблемой: Пытаюсь переименовать Класс в Physical CM, допустим CLS_5V_MAIN_PH в CLS_5V_MAIN при этом выдается ошибка что класс с таким именем уже существует. Хотя на самом деле в списке классов Physical его нет(см.рис 1). Однако этот класс есть в списке в списке классов Spacing(см.рис 2). Как такое может быть, ведь наборы Классов для ограничений Physical и Spacing должны быть общие? Т.е. как я понимаю я должен видеть одни и те же Классы как в ограничениях для Physical, так и для Spacing, а в моем случае, получается что в Physical одни Классы, а в Spacin другие... Помогите разобраться. Рис.1 Рис.2
  13. Как раз и у меня есть вопрос по Lite версии. У нас несколько плавающих лицензии OrCad PCB Designer Pro. При запуске PCB Designer-а нельзя выбрать Lite версию как один из тип лицензий, его нет в списке доступных. Пробовали как то даже отдельно Lite ставить, ничего так и не получилось. Суть в том что иногда бывают маленькие платки для которых и Лайт версии хватит(чтобы не занимать полноценную лицензию), но у нас почему то не работает вместе с остальными лицензиями.
  14. Да, так и сделано. Есть такая положительная практика. Ресет здесь как общий пример рассматривался. Но все равно спасибо.
  15. А ведь и в правду, очень похоже на антенну получается. Длинный проводник с конец в воздухе.
  16. Здравствуйте. Микроконтроллер имеет входа, выхода которые по умолчанию должны иметь определенный уровень H или L, в зависимости от ситуации. Этот уровень по умолчанию задается подтяжкой 4.7кОм. В процессе работы и выполнения программы эта подтяжка может быть перетянута в противоположный уровень, допустим из H(уровень по умолчанию) в L. Хочу более детально разобраться где и почему лучше располагать подтягивающие резисторы на плате для входов и выходов микроконтроллера? По данному вопросу я рассуждаю следующим образом: 1. Допустим есть ножка RST микроконтроллера,для него это Вход(I). Этот вывод RST подключен к разъему для программатора, ножка RST программатора это соответственно Выход(О). По умолчанию RST должен быть подтянут к H (через 4.7кОм) чтобы не поймать какую нибудь наводку, которая может привести к нештатному Ресету. Данную подтяжку к Н (4.7кОм) можно расположить либо у самого МК, либо у разъема для программирования. У меня есть предположение, что подтяжку лучше расположить максимально близко к выводу RST микроконтроллера. Наверно это будет лучше для помехоустойчивости, т.к. непосредственно сама ножка МК подтягивается к нужному уровню. 2. Так же есть и обратная ситуация, когда вывод МК является Выходом(О). В данном случае, мне кажется что лучше подтяжку расположить ближе уже не возле МК, а возле приемника. Получается что вся длинна дорожки нагружена, лучше для помехоустойчивости. Есть ли вообще смысл в этом? И где можно почитать более подробно? Спасибо.
  17. В итоге сделал задуманное с помощью CSET assignment matrix, заранее создав для этих двух нетов отдельный класс и комбинируя применение Сетов в матрице.
  18. Там немного другая ситуация. Мне нужно настроить индивидуальное правило не для одного Нета, а чтобы это было индивидуальное правило для двух нетов сразу в одном классе. Что я имею в виду: В предложенном Вами решении я получу ситуацию что тот Net(допустим N11111) для которого я настрою правило зазора на уровне Net Level (допустим shape to shape=3mm) будет иметь зазор до полигонов всех других Нетов равный 3мм. А мне нужно чтобы N11111 имел зазор для всех других Нетов равный 6мм, а конкретно для одного Нета (допустим N22222) расстояние равное 3мм. При этом оба Нета (N11111, N22222) относятся к одному классу. Я даже не знаю, возможно ли такое вообще. Как буд то бы класс в классе получается или в классе есть подкласс и у этого подкласса свой собственный Spacing Constraints Set... Как мог объяснил
  19. Меленький вопросик. В ConstraintManager-е настроил ограничения, но есть один момент который не пойму как сделать. На плате net-ы выполнены полигонами. net-ы собраны в Классы. Есть Spacing Constraints Set который применяю к этим классам. Меня интересует ограничение между полигонами Shape to Shape, допустим установил 6мм. Но в одном классе есть два net-а, которые должны иметь расстояние между своими полигонами не 6мм, а 3мм. Хотя относительно всех остальных в данном классе Shape to Shape должно оставаться 6мм. Другими словами, два Нета, принадлежащие одному Классу должны иметь расстояние между друг-другом отличающееся по сравнению с остальными Нетами этого же класса. Т.е. исключение для двух конкретных Нетов.
  20. Да, это вполне рабочий вариант. Так можно сделать! Просто интересно еще с этим св-вом разобраться...
  21. Нет, не помогает. Единственное что помогает, это когда полигон в котором должен быть сделан клиренс пересечет (или полностью закроет) пин для которого настроена функция DYN_CLEARANCE_OVERSIZE ARRAY. Но такой глюк не со всеми полигонами. С теми у которых все в порядки я пробовал копировать на место глюченых (с заменой net-a) и этот глюк проявлялся и у них. Это говорит о том что дело не в настройках конкретного полигона.
  22. Я это пробовал, тоже не помогает. Стоит по умолчанию режим Smooth. Перестает вырезать в полигонах отступы если в настройках динамического полигона выбрать Disable. Так что вопрос открыт...
  23. Пробовал, не помогло... Здесь не понял о чем речь, уточните, пожалуйста. Верно. Это я для примера показал, в этом месте и не обязателен такой отступ. Просто на плате есть вывода thru pin для разъемов с напряжением до 1кВ. Вот как раз там нежен большой отступ от всего. PS Я в своем первом посте снизу сделал приписку с еще обнаруженными нюансами этого глюка.
  24. Здравствуйте. Ситуация следующая: Есть компонент с выводом thru pin. Этот вывод подключается с помощью дорожки. Нужно сделать отступ от него всех полигонов с другими net-ами во всех слоях. Чтобы в радиусе 4 мм не было ничего. Как я понимаю это св-во DYN_CLEARANCE_OVERSIZE_ARRAY. Применяю его к нужному выводу компонента (вывод PWM на фото). В итоге какие то полигоны сделали отступ от пина, а какие то нет. См. фото 1 Вот что интересно, те полигоны которые не сделали отступ(не сработало св-во DYN_CLEARANCE_OVERSIZE), начинают реагировать и подчиняться этому св-ву только в том случае если граница этого полигона начинает пересекать контактную площадку(вывод), для которой я установил DYN_CLEARANCE_OVERSIZE. Меня это не устраивает. См. фото 2 Кто нибудь может объяснить в чем проблема? Вот еще что было мною замечено: 1. Данный глюк присутствует на всех полигонах и на выводах любого компонента. Это не глюк какого то конкретно вывода или полигона. 2. если компонент для пина которого которого заглючило это св-во (клиренс) немного подвинуть командой move (хоть на сотую миллиметра), то клиренс до полигона у этого пина сразу работает как нужно. Т.е. св-во начинает работать. 3 Однако, если даже св-во и начало работать(для конкретного полигона, после того как я подвигал компонент), стоить хоть немного отредактировать этот полигон и Клиренс для пина снова начинает глючить. Т.е. можно сделать вывод как будто Клиренс не обновляется для полигона.
  25. У нас тоже на тех компах на которых прошло большое обновление Вин10 стали тормозить иконки при прорисовке.