Jump to content
    

def_rain

Свой
  • Posts

    307
  • Joined

  • Last visited

Everything posted by def_rain


  1. Да, это основная документация которой я руководствовался при создании fencing. Более ничего не нашел, по крайней мере чтобы было подробнее и с дискретным кондером, как у меня... А вот Minimizing Radiated Emissions from Multiple isoPower Devices in Dense PCB Layouts уже интересно, как раз был бы мой случай если бы я использовал floating stitching... Для меня сшивание с помощью расширения слоев первичной и вторичной стороны (floating stitching) отдельная история. Не совсем понимаю в плане стэка как организовывать и какие слои между собой перекрывать, то ли питания, то ли земли. Вычитал следующее на эту тему: "planes dedicated to ground or power are referred to as reference planes because, from an ac noise point of view, they behave the same and can be used for stitching capacitance interchangeably. " Т.е. по сути нет разницы на каких слоях было перекрытие, главное чтобы площадь перекрытия была больше?
  2. Хочу внести ясность по теме вопроса: fencing я делаю для уменьшения излучения isoPower. Рекомендуется в первую очередь ограждать первичную сторону. Она шумит на частотах порядка 180МГц, вторичка шумит на 300-360МГц. Шум генерирует колебательный контур внутри МС с системой isoPower. В итоге с торцов идет излучение и для его отражения назад делаем забор из VIA. Просто не одного коментария по поводу цели данного fencing
  3. Может и видел когда-то, сложно уже сказать, много разных смотрел... Но все равно спасибо. PS Я не разу не видел чтобы в Evaluation Board для микросхем с цифровой развязкой хоть раз была металлизация на Top'е под самим корпусом, в области, которая по идее обеспечивает изоляцию. Однако в предложенном мной варианте номер 2 как раз я так и предлагаю. Может пойти методом исключения и отмести этот вариант... Тогда если рассмотреть один из моих модулей, то выходит что стОит выбрать Вариант2 с металлизацией под корпусом МС, ведь все равно под кондером изоляция уже. Зато получаем fencing на всех 6ти слоях, можно даже сделать его по первичке и вторичке.
  4. Спасибо, это эффективные способы. Фрезеровка при таком разделении под микросхемой еще ,насколько знаю, токи утечки по корпусу микросхемы перенаправляет(кратчайшее расстояние уже не по плате). Вообще у данной платы это уже редизайн. Предыдущая версия примерно с такими зазорами как на этой и при эксплуатации проблем замечено не было... Хотя кто его знает что там может случиться в метре идет сила 6800В 2000А... Мнения по поводу fencing'а по прежнему интересны.
  5. Тоже об этом думал,даже как то вычитал, что этот изоляционный барьер напрямую связан с характеристиками цифрового изолятора. Т.е. если у него указана изоляция 2.5кВ, то это значение будет действительным только при ширине барьера под микросхемой равной расстоянию между выводами по первичной и вторичной стороне. Конденсатор, кстати, тоже высоковольтный 2.5кВ. В итоге имеем что для данного модуля в целом изоляция 2.5кВ, несмотря на то что тонкое место изоляции под кондером. По крайнем мере так я это себе представляю. Хочется сделать с двух сторон, просто для этого нужно будет плату в размерах немного увеличить, потому что в таком виде не поместится, а размеры платы критичны... интересно как это все влияет в целом? Между двумя этими модулями RS-485 уменя 2 мм(между полигонами в самом узком месте).
  6. Здравствуйте господа. На плате располагаются RS-485 цифровой изолятор ADM2687EBRIZ со встроенной системой isoPower и iCoupler. Analog Devices в своих APPLICATION NOTE рекомендует ограждать первичную сторону с помощью via Fencing. Хочу предложить на Ваше рассмотрение 3 варианта данного ограждения и определить какой из них имеет право на исполнение в более реальной(нежели чем на фото) PCB. Steck: 1.TOP-GND-sign 2.GND 3.PWR-3.3V 4.PWR-5.0V 5.GND-sign 6.BOT-GND Вариант 1: Fencing обвел желтым. На слоях 3.3В и 5.0В сделаны полигоны соответствующих напряжений и одновременно с небольшим отступом от них сделана полоска земли, связанная через via со всеми слоями земли. Полигоны земли на TOP BOT и внутренних слоях GND сплошные. Т.о. имеем полностью заизолированный на землю край на всех слоях прошитый переходными. Минус данного метода в том, что под микросхемой полоска заземления не прошита полностью, т.к. мешают вывода. Вариант 2: Fencing перенесен под корпус и там же прошит переходными (устранен минус первого метода), однако изоляция стала меньше, т.к. расстояние между полигонами по первичке и вторичке уменьшилось. Вариант 3: Комбинация 1го и 2го варианта. Под микросхемой на TOP ничего нет, однако fencing продолжается под микросхемой во внутренних слоях и BOT но при этом не прошит переходными. Плюс в том что не уменьшается изоляция под микросхемой на TOP и разрыв между полигоном и полоской fencing'а не проходит под выводами микросхемы. PS Хочу внести ясность по теме вопроса: fencing я делаю для уменьшения излучения isoPower. Рекомендуется в первую очередь ограждать первичную сторону. Она шумит на частотах порядка 180МГц, вторичка шумит на 300-360МГц. Шум генерирует колебательный контур внутри МС с системой isoPower. В итоге с торцов идет излучение и для его отражения назад делаем забор из VIA.
  7. Я транслировал из OrCad Layout 10.5 в OrCad (Allegro) PCBDesigner16.6. Для этого в меню Пуск - Cadence - Utilities - Выбрать транслятор Layout - PCBDesigner. Однако для того чтобы проходил Нетлист нужно будет исправить целую кучу ошибок всяких разных. Но задача выполнимая. Два проекта так перевел.
  8. Не нужно. Но все равно вот такие моменты должны делаться как то автоматически, а не в ручную задавая свой-ва для каждого сегмента дороги. Тем более DRC Line to shape same net spacing (фото слева) намекает на это =) Поэтому для меня вопрос актуален.
  9. В данном случае так и есть, здесь можно повесить пару переходных на полигон чтобы прошить Top и внутренний GND вместе и дорога не нужна. Это как пример был. А вот на этом фото реальная ситуация. Есть источник питания Mornsun, здесь показан его выход 5В, ток должен последовательно пройти через все элементы фильтра, запитать полигон 5V и вернуться обратно по дороге GND (пути 5V и GND параллельны). Рекомендуется возможности шины питания старался выполнить параллельно, точки подсоединения (виа) к полигонам GND и 5V максимально близко друг к другу. Насколько я знаю это все стандартные рекомендации по трассировки. Однако в случае на фото дорога GND (слева) просто наложилась на полигон GND (между дорогой и полигоном нет клиренса), а задумка была такова чтобы дороги 5V (справа) и GND (слева) выглядели одинаково. PS У пинов компонентов фильтра(слева) дороги GND применено св-во NO_SHAPE_CONNECT, принудительно запрещаю подключаться к полигону земли, чтобы соблюсти последовательность прохождения тока.
  10. Да везде. Получается так, что когда ведешь дорогу цепи GND по полигону gnd, то дорога рисуется поверх, т.е. между ними нет клиренса, дорога не разрывает полигон. А так как в CM установлено ограничение для общей цепи line to shape value 0.2 мм, вот и выдает именно это DRC. См. фото. Поэтому и приходится везде делать в ручную... Странно это...
  11. Спасибо, это работает. Только получается что задавать в ручную приходится везде. Неужели в CM нельзя как то это настроить в виде правил? Зачем тогда там в SameNetSpacing есть line to shape если не работает?.. Или у меня одного так? Тем более что pin to shape работает и меняет клиренс для общей цепи как полагается.
  12. Да, включена. Собственно бабочки DRC исчезнут если в setup - constraint - modes - Same net spacing - Сделать OFF.
  13. Здравствуйте. 1. На фото есть полигон и дорога принадлежащие одной цепи -24V. Сначала были проведены все дороги, потом область залита полигоном. В итоге полигон наложился на дорогу без клиренса от неё. Хочу настроить так, чтобы дорога -24V делала вырез/отступ в полигоне -24V. Попытался настроить ограничения для SameNetSpacing этой цепи, пробовал по разному: поставил значение Shape to line =0 мм или =0.2 мм. Разницы ни какой. 2. Также непонятна ошибка DRC, она почему то пропадает только когда уменьшаю значение Shape to smd pin, это странно потому что ошибка line to shape. Да и тем более при уменьшении Shape to smd pin меняется клиренс, а мне этого не надо. Требуется совет профи!
  14. Набор из отдельных текстов не удобно использовать... А нажимая enter получаются, как Вы сказали, отдельные тексты. Поэтому хочу именно сгруппировать, чтоб одним объектом было. Это возможно?
  15. Здравствуйте. Как писать текст в Аллегро построчно? Обычно, в большинстве редакторов, работает сочетание клавиш ctrl+enter или alt+enter. У меня в Аллегро почему то не работает(хотя в Capture работает). Задача сделать надпись, но т.к. текст слишком длинный в одну строку не помешается. А если делать разными надписями то расстояние между строками вручную подгонять придется. Спасибо.
  16. Здравствуйте, подскажите почему при выполнении Place replicate update все обновляемые модули слетают со своего изначального местоположения?
  17. Предлагаете делать Full connect? Конечно можно и так, но при этом, везде все равно, у таких виа придется удалить перемычки в ручную. (т.к. перемычки превратились в дороги, то они будут болтаться поверх полигона земли на том же слое земли, а это не красиво, лишний мусор) Поэтому особого выигрыша нет, можно так же просто переделать эти виа. Но больше интересен сам этот глюк с перемычками, он возникает только с одним из самых первых проектов, скорее всего было что то натыкано без понимания происходящего.
  18. Здравствуйте, товарищи! Кто нибудь встречался с такой вещью: Есть переходные via которые подключаются к полигонам питания и земли через перемычки термобарьера. Обычно такие via когда их перемещаешь, двигаешь при выделении командой move отключаются от полигонов (перемычки исчезают) и только после установки виа на новое место подключаются к полигону перемычками в этом месте. У меня же встречаются виа которые не отключают перемычки и они тянутся в виде дорог вслед за перемещением виа. Причем обычно перемычку нельзя выделить как дорогу, а в данном случае можно, и перемычки даже реагируют на options - stretch etch, slide etch (см. фото 1,2) и результат таких перемещений фото 3. Если удалить виа и поставить снова, проблема исчезает. Но я не могу понять на каком этапе это возникает, из-за чего? И как лечить? Не искать же все их и не править вручную.
  19. 3D модели

    Вот степ модель которая у меня не прикрепляется к символу, однако в Setup - step package mapping все в порядке и она отображается. Но стоит только перейти в 3D режим и модельки нет. 61665351_19_g6dn_1a.zip
  20. Работает ПКМ по модулю - Disband Group. Спасибо за оперативность!
  21. Здравствуйте. В проекте есть группа повторяющихся объектов с обвязкой. Делаю для них *.mdd файлик, чтобы повторить их трассировку через Place replicate. Получаю модуль см. Рис.1. Далее этот модуль ставлю в нужное место (Рис.2) и подсоединяю дороги модуля (полученные вместе с расположением компонентов из mdd) с дорогами на плате. В итоге получаю некие узлы, которые похожи на T-point, тоже как ромбик только отличаются тем что они не закрашены внутри. Эти узлы не получается удалить или как то выделить, переместить. Это мешает трассировке. На delete vertex не реагируют. Удаляются только вместе с дорогой.
  22. 3D модели

    Присоединяюсь. В Аллегро со Step моделями часто проблемы. Тоже скачиваю их с различных профильных сайтов. Очень часто бывает так, что при создании символа подключаешь степ модель Setup - step package mapping вроде бы все нормально, сохраняешь, а в итоге когда включаешь 3D_Viewer моделька на посадочном месте не отображается. Бывает даже что сгенерированные в Library Expert модельки не отображаются (допустим фирритовае, конденсаторные, резистивные сборки на 8 пинов). Приходится делать манипуляции: 1. Чаще всего помогает пересохранить степ модель в СолидВоркс 2. Танцы с бубном... допустим в 3D_Viewer моделька не отображается, хотя в step package mapping она установлена. Меняем модельку на другую, с которой заведомо все в порядке, сохраняем всё, а затем снова ставим нужную нам модельку с которой были проблемы и сохраняем. После этого она вероятно появится на посадочном месте в 3D_Viewer. Еще странный момент что в режиме просмотрщика 3D (Allegro 3D canvas) полигон place bound top почему то отключается и включается с помощью галочки напротив soldermask_top. Как так может быть?
  23. А за это отдельное от меня Вам спасибо!
  24. Нет. При переустановки он не затирается, т.к. находится в отдельной от самой программы папке, которая определяется в переменных средах. Но все равно лучше env файлик скопировать перед переустановкой, а потом в случае чего вставить/заменить его.
  25. Да, прихожу к выводу что в основном так и делается как Вы пишете. В итоге просто накладывать DFA и Place Bound друг на друга один в один. Может быть и нет смысла выдумывать что то другое. Смущает меня лишь то, что обёма на плате съедается при таком методе в несколько раз больше чем это может быть даже при максимальном сдвиге компонента с контактных площадок. Посмотрите на фото, таким образом компонент ни при каких условиях при монтаже не сможет быть напаян. Но Place Bound при этом там есть, и он имеет высоту равную высоте детали. Это съедает полезное пространство платы но высоте. В некоторых случаях это может оказаться недостатком данного метода.
×
×
  • Create New...