def_rain

Это ценник за разъем 120 выводов, забыл сказать.

Запросил цену, ответили что 1088р. за 1 шт.

Спасибо большое, хорошие варианты. Буду проверять.

Здравствуйте. Есть межплатные соединители 120 выводов: QSH-060-01-L-D-A-K QTH-060-01-L-D-A-K https://ru.mouser.com/datasheet/2/527/qsh-1316995.pdf http://suddendocs.samtec.com/prints/qsh-xxx-01-x-d-xx-footprint.pdf http://suddendocs.samtec.com/catalog_english/qsh.pdf Эти соединители используются для сборки из двух плат. Разъемы очень дорогие, хотелось бы подобрать что то другое. Но проблема в том, что не смог найти вообще аналогов. К аналогам следующие требования: 1. Шаг 0.5 мм, можно не строго, а в пределах этого. 2. Компактность (отсюда и такой шаг пинов), это один из важнейших параметров, много выводов и как можно меньшая длинна разъема 3. Наличие Boss штырей на разъеме, для точного позиционирования разъема на плате при монтаже. Можете скинуть разные варианты, чтобы было направление в котором искать.

Вы имеете в виду просто кондеров 0402 0.1мкФ разбросать по плате. Так то у меня дорожки строго вплотную с опорными полигонами идут и без разрывов в них. Два сигнальный слоя, два полигона GND в плотную к ним (на расстоянии 0.15мм по стеку). Там где дорожки переходят с одного сигнального слоя на другой и где уходят с ТОПа в сигнальные слои, я просто с переходным отверстием ставлю земляную переходнушку, чтобы возвратные токи нашли себе через неё кратчайший путь.

Я делал подтяжку именно в конце линии, возле приемника, из соображений что бы вся дорожка была дополнительно нагружена током. Так сложнее навестись на неё каким нибудь помехам из вне. Не зря же датчики с токовым выходом 4-20 мА считаются помехозащищенными.

Есть еще один вопрос по моей теме. Линия CLK как видно из фото в моем посту на первом листе, имеет три ответвления. В конце каждого ответвления я поставил pullup подтяжку к 3.3В по 4.7кОм каждый, что бы нагрузить линию. Не будет ли это проблемой? С одним подтягивающим резистором все было в порядке, но тогда CLK проходил последовательно по всем микросхемам и у последней микрухи я ставил подтяжку.

Тогда получается что в случае многокилоомного входа приемника нет особого смысла согласовывать, 50 ом ничего не даст, все равно будут отражения?

Я для общего развития интересуюсь, может пригодиться в дальнейшем. В проектах обычно стремлюсь достичь импеданса 50 Ом за счет стека. Правильно ли я понимаю, что если импеданс дорожки 50 Ом, то линию можно считать согласованной в большинстве случаев и при этом можно не перестраховываться и не ставить последовательно в линию согласующие резисторы 50 Ом? А как узнать выходным сопротивлением драйвера? Что то не припомню чтоб видел в даташитах... Спасибо, за помощь.

Извиняюсь. Частота SPI - 5МГц! У меня стоят ферритовые бусинки на SPI. Они как раз и ставились, чтобы немного сгладить фронты. У меня все дорожки полностью спрятаны. Если конкретно, то сигнальные проводники я трассировал в слоях 5В и 3.3В, т.е. эти слои комбинированные питание+сигнальные. Опорные полигоны земли для этих двух комбинированных слоев находятся в соседних слоях в стеке (на расстоянии 0.152мм ). Стек: ТОП Земля Комбинированный (питание+сигнальные) Комбинированный (питание+сигнальные) Земля БОТ Импеданс дорожек SPI получился 55 Ом (расчет в Аллегро) А как сделать так, чтобы звон звон не накапливался, а затух? Вот топология. Подсвеченная дорожка это SPI CLK

Да, скорости не большие. Но во втором варианте, (когда не последовательно проходит) настораживает что получаются большие ответвления от общей шины CLK. Может кто то поделится статейками или даташитами, где есть инфа по рекомендациям трассировки SPI?

Не то и не то. Подтягивающий резистор чтобы линию нагрузить, с целью избежать возможных наводок. Скорость небольшая, 100кГц

Здравствуйте. Требуется совет опытного практика. Разные мнения тоже будет интересно почитать. Есть плата, на ней 9 микросхем соединены по SPI. Рассмотрим общую картину на примере дорожки CLK. Есть два варианта трассировки: 1. Провести CLK последовательно (гребенкой) через все микросхемы и возле последней микросхемы поставить подтягивающий резистор. Но при этом плату нужно будет сделать 8-ми слойную и длинна этой дорожки CLK получается внушительной 260мм. 2. Разбить микросхемы на 3 группы (так удобнее на плате, микросхемы разные по назначению) и провести CLK звездой. При этом подтягивающие резисторы поставить в конце каждого из трех ответвлений звезды. В этом случае плата 6 слойная и дорожки по длинне в 2 раза короче. Какой вариант будет предпочтительнее? PS Дорожки веду исключительно во внутренних слоях. Возможны помехи, потому что в 20 мм над этой платой на стойках установлена вторая плата с большим количеством реле, которые коммутирую токи но несколько ампер AC и DC, также есть пусковые токи. Спасибо.

Здравствуйте, уважаемые. Быстрый вопрос по Same net spacing - Sape to Sape, настраиваю клиренс между двумя полигонами -24V (см. фото). В CM установил нужный клиренс в Same net, в Analisys Mode поставил галочки где нужно. Но зазор не изменился. При этом DRC срабатывает как нужно. Как увеличить зазор? Раньше таких проблем не было. PS Разобрался. Нужно к полигонам задать св-во Void same net.

У меня 17.2 с плавающей сетевой лицензией. Тормоза появляются в больших многослойных проектах, где полно крупных полигонов.

Никогда такого окна не видел. 1. Если вы имеете в виду то что будет отображено в 3Д CANVAS после того как откроется этот редактор, т.е. самому задать то что будет там изображено, то просто проставьте галочки в падающем меню (нажать на треугольничек) рядом с графической кнопкой 3D в PCB Editor. См. Рис1. 2. Если вы хотите выбрать то что будет экспортироваться в Степ из 3Д CANVAS, то проставьте галочки или скройте ненужные слои вручную прощелкав квадратики (скрыть компоненты во вкладе Symbols).

Спасибо, как всегда выручаете!

Товарищи, подскажите пожалуйста. Хотел создать Механический символ, нарисовал всё как хотел, но когда он сохранился, почему то оказался обычным символом с REFDES. Подскажите, можно ли как то сохранить(или конвертировать как то) его как механический символ. Перерисовывать не хочется.... Спасибо.

Спасибо, помогло! Что то сам не додумался...

Быстрый вопрос: Как продублировать дорожку которая идет от одного thru pin до другого thru pin на разных слоях ? PCB Editor не дает этого сделать, он просто перерисовывает эту дорожку удаляя её с предыдущего слоя. PS Делать с помощью shape не предлагать. Спасибо!

А Резонит справляется без вопросов с такими отверстиями. Да, я видел такие конструкции, это специальные площадки для жесткого крепления платы шурупами, винтиками. А via с ТОПа на БОТом по окружности, сделаны для того чтобы при сильной затяжке винта, этот винт не выдрал вот эту круглую медную площадку с платы. Может с первого раза он её и не повредит, но если пару раз прикручивать откручивать плату эта металлизация быстро сжёвывается. А если укрепить по периметру с помощью via, получается более надежный вариант.

Если точнее, то получается нечто среднее. Нельзя сказать что без меди, т.к. она есть на ТОП и БОТ. Но и не полностью с металлизированное, т.к. на внутренних слоях её нет. Редактор допускает это сделать (Падстэк эдитор), значит и такой тип отверстий должен как то контролироваться в CM. Вот только как? Скажите, а с помощью Unused Pad Supression получается что будут удалены неиспользуемые площадки у всех объектов, за исключением тех у кого вручную будет установлено свойство ignore Unused Pad? Просто в моем случае, это опять ручная правка...

Да, я тоже так думал. Но этот способ тоже не сработал. Я задаю в CM клиренс shape to hole, но для конкретно этого отверстия правило не срабатывает. Хотя для других механических отверстий это работает. Я всё таки полагаю что здесь дело именно в том что сам падстэк создан без использования внутренних слоев и добавлен на многослойную плату. Но мне не нужны здесь внутренние окантовки вокруг отверстия, т.к. не будет электрических связей.

Товарищи, помогите разобраться. Суть вопроса как поменять отступ полигона от thru pin. Я знаю два способа: первый в CM; второй через индивидуальные свойства Property edit Однако, в моем случае клиренс во внутренних слоях почему то невозможно поменять через CM, только через Property edit. Через CM меняется только на внешних слоях (0.4мм). А хотелось бы всё автоматизировать и вообще разобраться. Ведь редактор сам устанавливает некий клиренс в 0.2мм для внутренних слоев (от hole до полигона), откуда он берет это значение? Есть зацепка, что данный thru pin сделан в padstack editor без внутренних слоев, хотя внутренние слоя фактически на плате есть. Это механическое, крепежное отверстие с металлизацией на топ и боттом. Меня не очень радует перспектива прописывать вручную каждый раз для всех этих отверстий в Property edit нужные значения отступов для внутренних слоев. Проще настроить один раз в CM и пользоваться из проекта в проект.

Здравствуйте. Может кто нибудь сталкивался с интересной тонкостью работы Capture, связанной с электрическим соединением двух компонентов друг к друг. Если их соединить без дорожки (Net alias), а просто Пин одного компонента к Пину другого ( при этом при трассировки платы всё в порядке, RATnets есть, дорожки провести можно), то перестает работать Backannotation для данного соединения до тех пор, пока в схеме не раздвинешь эти два компонента, что бы между ними появилась дорожка и не сделаешь заново нетлист. Другими словами, такую дорожку не получится переместить в какой нибудь класс (CLS) в CM, т.к. при последующем нетлисте, дорожка опять окажется без присвоенного класса. Я когда то давно, еще в 16.6 (сейчас стоит OrCAD PCB Des.Pro.17.2 с хотфиксами) тоже замечал такую неприятную особенность. Приходится постоянно контролировать это в Capture. Вот думаю, может это настраивается и где то есть галочка которая за это отвечает. Иначе я воспринимаю такую особенность просто как баг.