Jump to content

    

RadiatoR

Свой
  • Content Count

    427
  • Joined

  • Last visited

Community Reputation

0 Обычный

About RadiatoR

  • Rank
    Местный
  • Birthday 05/17/1991

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

2771 profile views
  1. Логистика выйдет как весь заказ... Посмотрю по отклику.. За контакты спасибо.
  2. Приветствую. Нужно намотать 5 тороидов (https://www.chipdip.ru/product/b64290-l647-x87). Габариты: внешний 29,5мм, внутр. 19мм, высота 14,9мм. Виток к витку. На максимальное количество витков. Провод 1,4мм внешний диаметр. Вход и выход провода с одной стороны кольца. Но один конец внутри, другой снаружи. Тороид и провод мои. Москва. Критерий - аккуратность и не повредить тороид, остальное не так важно. Можно в качестве защиты на первый слой намотать защитную ленту. По цене - готов обсудить. Рынок особо не знаю, но думаю 2-3 косаря за 5 штук будет достаточно?
  3. У меня есть 2 проекта (платы) с STMWB55. 1 завелась с пол пинка, другая падает при включении моторов. Проблему для себя уяснил - криво сделал трассировку второй платы ибо не мастак в этом. Сейчас переделываю. Стек достаточно большой и в нем применен собственный шедулер (недооперационка). Пример программы и стека достаточно дерганый: куча ветвлений + из за шедулера не сходу становится понятна последовательность работы стека. Но если покопаться всё становится достаточно понятно. Если что, могу подсказать по стеку на сколько сам его понял.
  4. При 1,2в почти все кондеры имеют штатную емкость
  5. Приветствую. Так меньшим или большим? Если у меньших типоразмеров резонанс будет больше...
  6. А где у Xilinx найти хардварный ли контроллер DDR у серии/чипа? В разделе Memory у них только у Zynq* подписано, что он имеет hard memory controller. Ни у одной серии больше такого нет. Или это в целом у них подход реализовывать интерфейсы софтверно? У альтеры нагляднее выглядит таблица характеристик.
  7. PS. Нашел документ AN993 от микрочипа. В нем просто лучшие (sarcasm) диаграммы: В нем видно, что MOSI поднимается незадолго до фронта клока. В моем же случае все не так радужно и MOSI отстает, а точнее идет условно одинаково с фронтом (согласно настройке): Складывается впечатление, что я выбрал староватую память... (
  8. Коллеги, приветствую. На плате установлена SPI eeprom 93LC56BT-I/OT. Не могу понять ее поведение. В ДШ есть следующая временная диаграмма: По ней не совсем ясно по фронту или спаду устанавливаются данные, но по характеристикам Tdis и Tdih кажется, что по фронту. Кроме нее более "точных" диаграмм нет. Далее в ДШ указывается: Instructions, addresses and write data are clocked into the DI pin on the rising edge of the clock. Что я перевожу как "данные защелкиваются на вход DI на фронте". С такой логикой микросхема "правильно" реагирует на запись данных. То есть укладывает DO на землю на 3,96ms в моем случае. Диаграмму не привожу, она как в ДШ. Настройки выставляю стандартные CPHA = 0; CPOL = 0. Но есть проблема - когда я читаю записанные данные у меня выходит странная картина: Я данные защелкиваю на фронте, а еепром на спаде. Из чего я предполагаю, что неправильно трактовал перевод и меняю CPHA на 1. В результате этого у меня пропадает реакция микросхемы на запись. В ДШ есть оговорка: The Start bit is detected by the device if CS and DI are both high with respect to the positive edge of CLK for the first time. Before a Start condition is detected, CS, CLK and DI may change in any combination (except to that of a Start condition), without resulting in any device operation. Это значит, что память ждет условия старта (CS, DI и CLK в 1) и после этого просыпается и начинает работать. У меня на линии с CPHA = 1 ситуация такая: Я подозреваю, что память не успевает увидеть стартовое условие, хотя оно вроде и не нужно, если защелка работает на спаде. Но, возможно, на фронте происходит сдвиг в регистр, а он не срабатывает, т.к. условие старта пропущено... Перед первым битом видно, что MOSI на 0. Пробовал перед этим без CS отправлять в порт 0xFF чтобы MOSI оставалась в 1, но это не помогает, т.к. перед новой передачей MOSI опять сбрасывается в 0. Любые другие вариации CPOL и CPHA к работоспособности не привели (ради интереса уже пробовал). Работал ли кто-нибудь с такой памятью?
  9. Такая галка стоит. Мысль уловил - сделаю принудительное включение MSI. Спасибо за наводку!
  10. Как-то замечал, что при отладке увеличивалась частота ядра/периферии, но особого значения не придал и искать не стал. Сейчас работаю с STM32L011 и наткнулся на такую же ситуацию. Оказалось, что при старте отладчика устанавливаются биты использования HSI, хотя такого в коде нет и по умолчанию я использую MSI, но скорость выставляю 4194 МГц. Поведение следующее: 1. При старте отладки HSI врубается. 2. Если просто включить устройство без включения отладки - все нормально, источник MSI, частота в норме. 3. Если после п.2 подключиться на лету, MSI останется источником. 4. Если после п.3 ресетнуть софтверно проц - установится HSI. Почему так происходит? Может в настройках проекта это где-то есть? У меня стоит MSVS + Visual GDB. Спс. PS. Если прошить без входа в отладчик тоже врубает HSI. То есть MSI остается только после холодного старта.
  11. Попробовал так: ... volatile byte x = 1; while (x) ; volatile byte z = 1; while (z) ; ... В дизасме вижу, что после вайлов код есть и сами вайлы есть. Но с while(x) До while(z) не прыгнул =(. Возможно у меня студия (MSVS + VisualGDB) так не работает. Хотя было бы очень удобно.
  12. Приветствую. А что собственно делает bkpt? И что значит В чем заключаются тормоза? А разве отладчик может перепрыгнуть условие, типа: while(1); while(1);// move to this line frome above Или я не правильно понял? ps. Попробовал -> не смог. Видать не так понял
  13. Покупаю у поставщика, как и обычно, как и остальные компоненты... Вот и сам удивляюсь. Никогда такого не было и вот опять :D...
  14. Вот и у меня 32кГц через раз стартует. То есть дело в проце, не в кварце? Что значит неудачная мелкая модель?