Перейти к содержанию

    

Kostochkin

Участник
  • Публикаций

    67
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Kostochkin

  • Звание
    Участник

Посетители профиля

471 просмотр профиля
  1. Я по другому сформулирую вопрос. Мне нужна программа, которая мониторит сетевой трафик на скорости 10G - аналог wireshark. Wireshark 10G не тянет. Кто-нибудь знает такую программу на linux? Спасибо.
  2. Здравствуйте. Может вопрос не по теме, но я не знаю где его разместить. У меня есть плата с fpga xilinx kittex7 с оптическим интерфейсом 10G. Мне нужно проверить интерфейс 10G, чтобы ничего не терялось по сетевому трафику. Как я понял wireshark не подходит. Подскажите какую программу использовать для анализа сетевого трафика 10G? Желательно под linux. Спасибо.
  3. Извините. Бьется CRC32 mac уровня, считаю ее я сам. Пакеты идут от сетевой карты intel x250-lr1, оптика SFP+. Для отправки udp пакетов использую iperf. Задаю скорость 10g и длину datagram - 64k. Я выяснил, что когда ко мне по шине xgmii от ядра 10g pcs/pma приходят пакеты c паузой меньше 8 байт, я воспринимаю это как один пакет и соответственно CRC32 не совпадает. В принципе это можно исправить, я только не пойму, почему такой маленький ipg между пакетами, это же не по стандарту... И можно как-то настроить ядро или сетевую карту, чтобы выровнять ipg ? Спасибо.
  4. Стандарт 10G предусматривает паузу между пакетами минимум 12 байт. А у меня 6 байт, а должно быть минимум 12... Подскажите, как быть?
  5. Кое-что нашел в ILA. В некоторых случаях ядро шлет мне пакеты без паузы, сразу один за другим. Как я понял, 1 такт полного состояния IDLE должен быть обязательно... Надо где-то покопаться в настойках ядра?
  6. версия - 6.0. fbg поддерживает 10g начиная с vivado 2017.1. буду дальше у себя копать..
  7. ядро 64bits. По мануалу "coreclk", 156.25...
  8. Здравствуйте. У меня стоит задача поднять ядро 10G pcs/pma base-r на fpga xilinx xc7k70t fbg484-2. В vivado 2017.2 я это сделал без MDIO, собрал проект, тайминг проходит. При коротких пакетах прием и передача идут нормально. Но при большой длине пакета начинает не совпадать CRC32. При длине пакета 1.5 kB, CRC32 не совпадает в 60% пакетах... Возможно дело в синхронизации... Какой клок использовать для приема по шине xgmii, а какой для передачи? Я работаю от клока c ядра "coreclk", прием и передача. Спасибо.
  9. Проблема решилась. Забыл что дифф. tx и rx приходят в плис swapping. В ядре установил rxpolarity, txpolarity = 1. Всем спасибо.
  10. У карты два порта, если их соединить, то link есть на обоих портах...
  11. Поставил vivado 2017.2. Кристалл - xc7k70T FBG484-2. В этой vivado есть ядро 10G pcs/pma base-r на этот кристалл. Создал проект, по таймингу проходит. В ILA наблюдаю следующую картину: При подключении двух моих плат 10G друг на друга, появляется link, status_core=ok, reset_done=ok, связь есть. Но при подключении моей платы к компьютеру с сетевой картой 10G, link пропадает с обоих сторон, status_core=not ok. Оптический кабель в порядке, связь с SFP+ есть. На шине xgmii висит какая-то ерунда: rxc= X"00", rxd= X"FDFFFFAAFDFFFFFF"... pma_pmd_type = 110(LR), сетевая карта поддерживает LR, SR. Подскажите, что надо настроить? Сетевая карта - intel X520-DA2. Спасибо.
  12. точный кристалл - xc7k70T FBG484-2
  13. корпус 484 Я так думаю надо ставить vivado 2018, я использую 2016.2... Спасибо всем за ответы. Буду пробовать, когда поставлю новую vivado