Jump to content

    

vitus_strom

Свой
  • Content Count

    609
  • Joined

  • Last visited

Posts posted by vitus_strom


  1. Приветствую,

    понадобилось мне закрыть свои исходники от чтения, лицами к проекту не причастными . Проект в квартусе 18.0.  Хотелось бы конечно закриптовать по стандарту IEEE 1735, но не совсем понял есть ли такая возможность в Quartus Standart Edition 18.0.

    На данном решении не настаиваю, если есть другие методы буду рад если посоветуете что то. Если кто то сталкивался тоже буду рад совету.

    Заранее благодарен.

  2. Тоже когда то доглго долбился с mipi dsi, поэтому ключевой вопрос какая версия стандарта у вас. Если не та которая нужна это может быть проблемой. 

    Проблема будет в разночтении конфигурационной последовательности.

    Если в дисплее есть тестовый режим попробуйте его завести.

  3. 6 hours ago, Джеймс said:

    Ради интереса - почему не подходит готовый чип контроллера, например от Cypress? (пристыкованный к FPGA  естественно)

    Тоже можно, но если есть ядро в ФПГА то почему бы и не в ФПГА

     

  4. 15 minutes ago, StewartLittle said:
    20 minutes ago, vitus_strom said:

    А где есть что то в IP каталоге не нашел

    Не понял, в каком каталоге?

    Смотрите на сайте SLS: https://www.slscorp.com/ip-cores.html

    а сорри недопонял...

    ну если есть и не жалко, то немогли бы вы поделиться?

    15 minutes ago, Джеймс said:

    Помочь не могу, но советую всё же расшифровать, для чего Core (ASIC или FPGA... производитель.. семейство.. технология..)

    FPGA, все равно какое - пока сферический конь в вакууме

  5. 50 minutes ago, blackfin said:

    Я встречал.. У Synopsys'а.. За деньги.. ;)

    и сколько денег, хотя у синопсиса дешево не бывает подозреваю :)

     

    22 minutes ago, StewartLittle said:

    Под Альтеру есть usb30sf и eusb31sf от SLS Corp. (вылеченные, но сам не пробовал).

    А где есть что то в IP каталоге не нашел

  6. Ну ничего невозможного нет конечно, но сложности есть конечно... Как последний вариант можно рассматривать.

     

     

    16 minutes ago, vitus_strom said:
    18 minutes ago, StewartLittle said:

    До какой частоты снижали TCK?

    Сейчас уже не вспомню, придумывать не хочу. Давно было, более полугода назад

    Сейчас стоит 8 МГц - похоже осталось с прошлого раза, когда менял

  7. 1 minute ago, StewartLittle said:

    Без контроля качества JTAG'овских сигналов не вижу смысла чего-либо еще порекомендовать.

    Понимаю, моя телепатия тоже заканчивается поэтому обратился к помощи зала, может кому удалось побороть :)

     

    4 minutes ago, StewartLittle said:

    До какой частоты снижали TCK?

    Сейчас уже не вспомню, придумывать не хочу. Давно было, более полугода назад

     

  8. 11 minutes ago, StewartLittle said:

    Это китайский (waveshare). С ним может быть все, что угодно. Выходной буфер у него не комильфо, и прошивка с глюками

    поменять кабель вряд ли получится - можно ли что то сделать чтобы улучшить ситуацию?

    Второй кабель точно интеловский правда за давностью я подзабыл что это не USB Blaster I, а Ethernet Blaster

    Вспомнил - есть фото его правда не ахти:

    blob.png.39f0b852c0f0130571de5d18380b5c8e.png

     

    Еще вспомнил что уменьшение частоты не помогло на нем...

    Еще в тему - нашел пару соообщений на эту тему на форуме у интела но ответов там не последовало совсем, что странно

  9. blob.png.997477f945d75cfa4470c504f9334f41.png

     

    Одно из них... Как по мне так длинноват шлейф, но программирование проходит, поэтому грешить что джитаг разведен некорректно я бы не стал.

    Вторую сфотографировать не получится, могу сказать что плата от Solarflare (поэтому подозревать в некорректной разводке тоже бы не стал), собственно тоже программирование проходит (другая такая же работает у меня на рабочем месте локально, но кабель другой)

    Второй кабель точно интеловский.

     

  10. Добрый день коллеги!

    Уже не первый раз сталкиваюсь с такой проблемой при работе USB blaster I & SignalTap:

    Error (12852): Data integrity error is detected during JTAG communication.  The Signal Tap result is not trustworthy.  Please check the JTAG chain.
     

    При программировании соф файла, квартус не ругается все проходит без проблем, но как только запускажшь синхронизацию или чтение данных с сигнал тапа то сыплются сообщения что я привел выше.

    Была идея снизить частоту TCK но похоже USB Blaster I не умеет это.

     

    Может кто то подскажет какую нибудь здоровю мысль или кто то поборол это - отмечайтесь в комментах, буду благодарен.

  11. собственно уже писал по заявлению амазонов у них можно подключать различные потоки на вход из их библиотек

    Что у них за библиотеки я не смотрел и подключать не пробовал

  12. Я когда то немного занимался этой темой.

    Использовал средства проектирования на Амазоне для Зайлинкс, смысл в том что Вам не надо ничего покупать и вы можете пользоваться софтом или железом сразу + если нужно железо помощнее то легко перейти на него - это для средств проектирования.

    Что касается плат то в то время там имели только пару самых дорогих плат, при этом там же на амазоне по словам представителей зайлинкса можно было подключить например базу данных по анализу днк, и еще много всякого, например пакеты разные - сам я этим не пользовался поэтому подтвердить или опровергнуть не смогу.

    Если у кого то есть больше информации то буду рад узнать что то новое на эту тему :)

  13. В вивадо каждая стадия имеет в настройка tcl.pre и tcl.post... То есть перед и после синтеза, ининциализацииб оптимизации, повер оптимизации, плейса, пост плейс повер оптимизации, пост плейс физической оптимизации, рутинга пост рут физичесокй оптимизации и записи битстрима можно воткнуть свои скрипты.  Может это как то Вам поможет?