Jump to content

    

vitus_strom

Свой
  • Content Count

    608
  • Joined

  • Last visited

Everything posted by vitus_strom


  1. EM-Marine не имеет стандартов все метки работают или по ISO или по EPC Global стандартам - а вообщем удачи
  2. И я посоветую можно? В impact'е output->cable settings попробуйте снизить частоту передачи - может поможет
  3. вы не поняли - не в сдо файле а в *.в после пара
  4. Вы используете Циклон 3? поищите в сгенеренном нетлисте есть вот это INSTANCE inst\|altdq0_dq_plj_component\|ddio_outa\[0\].ddioreg_hi? Вероятно надо порезать все файлы, базу и инкрементальную базу и еще раз запустить компиляцию для уверенности что это не старые какие нибудь файлы
  5. ** Error: (vsim-SDF-3261) test3c40_8_1200mv_85c_v_slow.sdo(23033): Failed to find matching specify module path. # ** Error: (vsim-SDF-3262) test3c40_8_1200mv_85c_v_slow.sdo(23037): Failed to find matching specify timing constraint. в скобочках номер строки в сдф файле на которую ругается что там написано?
  6. У меня один из проектов просто падает на 11ой версии, на фите но это наверное не ваш случай а что значит не симулируется... может я помогу...
  7. Хорошая игрушка! Попробуйте ebay
  8. уверен, стимул генерится из тестбенча в приложении скрин из вейв окна и лист окна
  9. нет вы поняли не правильно - сигнал переключился, возник импульс на вейвах равный дельта циклу по ширине и потом вернулся в то значение которое должен был перейти, в листе никаких дельта циклов нет сигнал четко переключился из одного значения в другое. Весьма похоже либо на глюк модельсима или какие то настройки нужно подергать...
  10. Всем привет! Возникла следующая непонятка с модельсимом: при попытке отобразить изменяющийся сигнал (10 бит) в аналоговом виде возникает частокол а-ля гличей... при выврде в лист данного сигнала никаких дельтациклов не обнаружено. То есть получается что глич только в вейвах либо в максимальное либо в минимальное значение Может кто сталкивался и знает как лечить, либо что то присоветует. Заранее спасибо всем откликнувшимся!
  11. Добрый день всем! Очень нужен USB blaster в Москве 12.01 куплю или возму попользоваться (не бесплатно) Если у кого есть прошу выручить... Пишите сюда - договоримся... Всем откликнувшимся заранее спасибо!
  12. да конечно перепутал, прошу прощения... вот хорошая страничка по зайлинксам если кому то будет интересно http://www.xilinx.com/products/technology/...tions/index.htm Всем спасибо за ответы и участие...
  13. Добрый день! Пытаюсь к своему проекту прикрутить ДДР3 - наивно думая что получиться раскрутить ее на полной скорости 1600 MT/s (800 МГц SODIM) стал копаться в документации на FPGA Xilinx и с удивлением обнаружил что в Virtex6 hard IP нет, а в документации софт IP показывают частоту 400 МГЦ, в то время как в Spartan3 есть такое ядро и способное работать на 800 МГц.... в 7ой серии тоже не заявляют хард контроллеов памяти... Я что то не правильно понимаю либо так и есть? Так же хотелось бы услышать мнение по поводу этого же вопроса (контроллеры памяти и их перформанс) у Altera Заранее благодарен всем высказавшимся...
  14. Большое спасибо.. с налета не нашел эту инфу на зайлинксе...
  15. Всем привет! Может кто помнит в какой последней версии ISE поддерживался Spartan II?
  16. Пишите в личку! Может договоримся
  17. ТАкое же впечатление от Альтеры после Зайлинкса и проектирования АЗИКов. Поначалу вообше было ужасно сейчас немного свыкся. И речь не идет о багах даже а о том как организован интерфейс
  18. ключевые слова Booth algorithm + Wallace tree (или более регулярное дерево) + final addition
  19. PLL и DLL имеют время для захвата порядка микросекунд - какая фаза будет в это время у сигнала?
  20. на спартане6 можно сделать писиай экспресс 4Х НО встроенный блок 1Х т.е. нужно делать софт ядро + нужно 4 гтп трансивера
  21. Зависит от установок при генерации битстрима еще была подобная хрень в самом начале на первых виртексах решилось установкой 330 ом на (вместо 4.7 К) пин доне если склероз не изменяет