Jump to content

    

vitus_strom

Свой
  • Content Count

    608
  • Joined

  • Last visited

Everything posted by vitus_strom


  1. ну да ограничения были 33 просто проблема была в другом но ни тот ни другой её не решил... задержка от входа до регистра А магма вообщето заявлена как физически синтез, а по сути все оптимизации есть манипуляции над нетлистом расположением и использованием рессурсов разводки...
  2. Переправил не пошло значит берет из другого места
  3. Укажу только пару результатов, после Плеса энд Раута запущенного на результатах работы симлифай 8.1 максимально возможная частота 42-45 МГц, если после симплифай воткнуть еще физический синтез из магма палас частота выростает до 62-72 МГц. По моему разумению Магма паласе это синтез с оглядкой на структуру, плюс расположение на кристалле так же с оглядкой на готовый чип... Амплифай есть но пробывать не было нужды
  4. все хорошо только вот беда имеем в этом файле такую строку указывающую на библиотеку проэйсика: library APA @ $LIB/proasic/proasicplus.vhd; но проблема видимо в том что при запуске из либеро он не пользует эту строку, либо значение переменной $LIB не правильное, как это проверить пока не знаю
  5. кстати даже после того как поменяешь файл проекта, при следующем вызове tcl файл меняет его назад :-(
  6. непонял... попытаемся сойти эту последовательность: у меня есть библиотека для проэйсик плюс которая лежит в директории: C:\CADS\FPGA\Sinplify\sinplify81\fpga_81\lib\proasic\proasicplus.vhd а симплифай по какой-то причине ищет его по несуществующему пути C:\CADS\FPGA\Sinplify\sinplify81\fpga_81\mlib\proasic\proasicplus.vhd не могу понять откуда он берет этот путь... а файл проекта посмотрю что такое afiak?
  7. кто нибудь знает где симплифай держит путь к библиотеке с технологией семйства?
  8. то есть 10 тактов каждые 15 с мелочью микросекунд SDRAM занимается сама собой?
  9. Можно ли после подачи комманды регенерации на SDRAM, до истечения Trfc подавать следующую комманду (не регенарации)?
  10. точчка инстанцирования это то места где вы говорите какому порту какой сигнал в вашей схеме соответствует, то же с амое с женериками... А вот насчет исходников вы не правы, по крайней мере лет эдак 4 вполне работоспособные исходники лежали... только ручки нужно было приложить, не берусь гарантировать что во свсех случаях они синтезировались но те которыми я пользовался очень даже
  11. to 3.14 - на самом деле это не ерунда, и то что декларировано в даташите это есть минимальный гарантированный уровень работы при самых наихудших для этого устройства режимах (опять же декларированных в даташите). to vetal - смотри то же что ответил 3.14 плюс вы не правы что ПЛИС должен работать на частоте 3% выше, не должен - если вы не уверены в своем генераторе что он дает ту частоту на которую вы рассчитываете введите максимальную частоту которая может возникнуть на генераторе при худших условиях, плюс добавте еще джиттер и будет Вам счастье, хотя признаться честно от всех этих задержек джиттеров периодов и перекосов порой голова идет кругом... Что касается SDRAM то это память от микрон MT48LC4M32B2-7 (143 МГц) ну а с -6 это 166 МГц А что касается Самсунга -то это обычный дисклеймер которым компания снимает с себя ответственность за жизнь людей если вас все таки угараздит поставить данный девайс в систему жизнеобеспечения, чтобы потом Вы не смогли привлечь его к судебному приследованию, если что то случиться. Для систем жизнеобеспечения девайсы стоят совсем другие деньги
  12. Да вопрос не в том будет ли работать ПЛИС, а будет ли работать SDRAM поскольку для SDRAM клок делает ПЛИС (я подозреваю что будет) но все таки какая должна быть частота... Видите ли если на одном из образцов от производителя можно добиться производительности в 1.5 раза больше заявленной то рассчитывать на то что так будут работать остальные образцы это радиолюбительство, расчитывать нужно на то что написано в даташите, а в моем случае там неоднозначность
  13. простите но если я сам генерю эту частоту, то какую частоту мне генерить все же ? 143 или 142.8 не будем пока касаться точности генерации?
  14. Простите если на ПЛИС Вы реализовываете такую частоту то значение имеет так как выжать эти пикосекунды на такой частоте бывает порой весьма и весьма сложно
  15. Не знаю куда с этим постом всунуться поэтому спрошу здесь. Только сейчас обратил внимание, в SDRAM - максимальная частота с грейдом -7 - 143 МГц (период около 6.99 нс) а минимальный период по даташиту Тск = 7 нс (142.8 МГц) чему верить интресно?
  16. Очень советую создать схему и поместить туда какой нибудь сумматор и заглянуть в него как он сделан...
  17. Еще есть FROM:TO и MAXDELAY, причем в каких то случах можно использовать один констрейнт как базовый для другого
  18. to deast: tak ne byvaet ctoby vse zaderzki byli odinakovymi, libo ukazyvaetsja minimum kotoryj nelzja prevysat (dlja vhodov), libo maksimum za kotoryj signal dolzen dobezat do vyhoda
  19. Сумматор и есть комбинационная схема, и говорит он всё правильно... вы лучше скажите чего вы хотите добиться от него толком
  20. это вы погорячились пожалуй.... максимальная частота определяется из даташита (ту которою вообще можно достичь хотя ее достичь весьма и весьма тяжело) максимальная скорость внутреннего регистра есть SetupTime+HoldTime - это то что он еще умеет отрабатывать, либо если Clock to Output больше то тогда эта величина время за которое триггер может передать со входа на выход, плюс всевозможные задержки на разводке
  21. Modular design это немножко не то... это о том как в комманде распланировать чип раздать игрокам работу, и пока они ее делают сделать топ левел на чипе и потом собрав модули упаковать их без лшенего геморроя на чип. Что касается вашего вопроса то политика должна быть скорее всего такая же как и на верхнем уровне с отличием что файл ограничений прицепить не к верхнему уровню а к уровню в иерархии... Правда сам не пробывал поэтому могу и ошибаться
  22. Вас спасет constraint guide и ключевые слова constraint propagation и RLOC, RLOC_origin, RLOC_range, U_SET, HU_set, H_set, TNM, TNM_NET, и т.д.
  23. "Если я правильно понимаю, IP-cores можно создавать как средство анализа, так и в качестве отдельного функционального модуля с защищенным от чтения исходным кодом (для использования такого IP-core в других проектах)? Или защитить исходник можно как-то иначе?" - понимаете правильно "С помощью какого софта можно синтезировать свои собственные IP-cores, которые можно было бы применять в других проектах? " - С помощью любого синтезатора