Jump to content

    

vitus_strom

Свой
  • Content Count

    609
  • Joined

  • Last visited

Everything posted by vitus_strom


  1. Вы не у Гюнтера случайно работали?
  2. у меня тоже такая идея была но я проверял логи - все нормально
  3. Добрый день! Может кто поможет хотя вряд ли но поскольку сроки поджимают спрошу тут может кто сталкивался. Проблема в следующем: Имею ECP2M в нем буффер для GMII интерфеса - буфер рабочий но стоит колом - начинаю смотреть Reveal Logic analyzer - видно что стоит колом - добавляешь сигналы - после добавления каких то сигналов не с того не с сего заводиться и работает как ни в чем не бывало. удаляешь анализатор из проекта ступор опять. Похоже времянка где то играет - но констрейнты сатисфаед - попробовать оверконстрейнить что ли... Еще вопрос есть ли в латтисе возможность дать на клок duty cycle (отличный от 50 процентов) Заранее всем благодарен!
  4. Можно но для кода нужно нужно будет едиф и сделать вхдл враппер тогда вставляйте скока душе угодно
  5. Вот и я не нашел у синопсиса - так решил все же спросить.... Что примечательно что когда работал с актелями то их не поддерживало, теперь поддерживает но теперь я работаю с латтисами - и снова та же картина. Ну да ладно прорвемся. Спасибо Вам за подтверждение моих догадок.
  6. Вопрос к обладателям сего чудного софта не могли бы глянуть на возможность отладки (поддерживается ли) камней от Латтиса - а то их ревеал лоджик анализер какой то слегка горбатый и не слегка тормозной.
  7. Изначально это правильно хотябы с точки зрения потребления - так в АЗИКах и делают - другое дело в ПЛИС где клоковые деревья определены заранее особо не выпендришься
  8. имелось ввиду отсутсвие захвата на длл что значит на небольшой частоте? от частоты джиттер не зависит
  9. смотрите в сторону пассивных RFID UHF тегов например у www.emmicroelectronic.com
  10. вы скорее всего видели отсутствие захвата... кстати частота входная дцм от 20 мгц и требования по джиттеру достаточно серьёзные
  11. Во первых для того чтобы сигнал стал глобальныс нужно пропустить его через BUFG после IBUFG. Во вторых насколько я помню для того чтобы пустить на клок на референсный сигнал ДЛЛ то достаточно IBUFG (хотя аппликешн ноут я читал давно и могу ошибаться - но вроде так). В третиьих мне не понравилась блок схема с длл выше - почему там два выхода CLK0(dll) и out(bufg) деруться между собой? В четвертых для того чтобы клок стал глобальным его достаточно завести в описании на BUFG. НА сем заканчиваю.
  12. обращаться так n1 в данном контексте должно быть статическим
  13. уж не знаю 50 человек это большая компания или нет но нормальных компов не так много
  14. тот же менеджер тебе как комманде сегодня даст сделать один проект с временным лимитом в который ты едва едва влазишь а завтра в два раза сложнее и с тем же временным лимитом - и хочет он или не хочет а придется... Кстати не только лицензии стоят денег но и машинное время - в какой то момент стоимость тулзов может сравняться с ним... Да и компьютеры на которых можно вести симуляцию нетлиста не всегда свободны...
  15. У нас тоже нетлисты гоняют - но я говорил про nxp не знаю какой у вас объем микросхем - у нас на достаточно малые проекты, примено тоже неделя выходит - хуже когда несколько доменов питания.... сами понимаете что будет если начать гонять нетлист дизайна >1млн вентилей через разные корнеры напряжения и температуры и процесса - неделей никак не обойдешься
  16. Как и сказали выше формальная верификация + СТА заменяют гейт левел симуляцию (по слухам NXP так делает) Походу гейтлевел пользуют в случае если не удалось косяк поймать предыдущими методами - очень затратно по времени ИМХО
  17. Соглашусь с предыдушими ораторами и еще хочу вставить свои 5 копеек - не забывайте что хорошую часть статики кушает конфигурационная память Поэтому если маржин позволят стоит задуматься над тем чтобы перейти на технологию покрупнее - хотя там динамика увеличтся за счет больших размеров поэтому сами смотрите что у вас преобладает
  18. скорее всего это вам ничего не принесет потому как внутри скорее всего есть что то типо пса - если напряжение упадет может произойти какое то отключение - короче как сказал предыдущий аратор лучше не стот - как вариант споросите на поддержке. Также правда что нужно уменьшать количество цепей с большим фаноутом и большой активностью (читай клоки и гличуемые сигналы) (кстати это касается и выходных сигналов) иногда помогает изоляция операндов Ну и определенные методы тоже помогают как то CSA-аддер, умножитель Валласа кодирование состояний автоматов оптимальным способом. Разделение путей обработки с наибольшей вероятностью переключения. И еще куча всякого... Клок гейтинг не предлагаю потому как напряжно на ФПГА хотя тоже можно но аккуратно
  19. это вам к нам www.asicentrum.cz - делали что то подобное для кофейных автоматов когда состав кофе определяется по подсунутой кружке - если интересно завтра могу узнать подробности может и микросхему порекомендуем
  20. Они хотябы вилку озвучили чтобы молодые инженеры знали что дизайном микросхем можно заработать больше(?) а главное интереснее чем торговлей. Чтобы знали к чему стремиться