Jump to content

    

vitus_strom

Свой
  • Content Count

    596
  • Joined

  • Last visited

Community Reputation

0 Обычный

About vitus_strom

  • Rank
    Знающий
  • Birthday 07/21/1974

Контакты

  • Сайт
    http://
  • ICQ
    0

Recent Profile Visitors

4020 profile views
  1. собственно уже писал по заявлению амазонов у них можно подключать различные потоки на вход из их библиотек Что у них за библиотеки я не смотрел и подключать не пробовал
  2. Я когда то немного занимался этой темой. Использовал средства проектирования на Амазоне для Зайлинкс, смысл в том что Вам не надо ничего покупать и вы можете пользоваться софтом или железом сразу + если нужно железо помощнее то легко перейти на него - это для средств проектирования. Что касается плат то в то время там имели только пару самых дорогих плат, при этом там же на амазоне по словам представителей зайлинкса можно было подключить например базу данных по анализу днк, и еще много всякого, например пакеты разные - сам я этим не пользовался поэтому подтвердить или опровергнуть не смогу. Если у кого то есть больше информации то буду рад узнать что то новое на эту тему :)
  3. Поищите апп ноте от Xilinx по поводу использования СКВ, там есть рекомендации как заводить над их проектами СКВ. Но вообщем RobFPGA по сути сказал что там написано.
  4. В вивадо каждая стадия имеет в настройка tcl.pre и tcl.post... То есть перед и после синтеза, ининциализацииб оптимизации, повер оптимизации, плейса, пост плейс повер оптимизации, пост плейс физической оптимизации, рутинга пост рут физичесокй оптимизации и записи битстрима можно воткнуть свои скрипты. Может это как то Вам поможет?
  5. У меня не импортируются проекты из сдк, точнее, когда импортируешь, то говорит что все ок, но потом, если раскликнуть проект, то там ничего нет. Соответственно, ни о каком билде речи быть не может. У меня одноно так? Или кто то еще на такое напоролся? Витис скачан сегодня (то есть версия самая свежая на сенодняшний день)
  6. 10GBASE-KR/KX4 в оптику

    Боюсь что фай это устройство у которого с одной стороны физ уровень торчит (в нашем случае бекплейн, оптика или медь) а с другой стороны это интерфейс к маку Вам же похоже нужен левел 1 свитч (вырожденный в одно соединение)
  7. 10GBASE-KR/KX4 в оптику

    если не планируете покупать вагонами то к бродкому нечего соваться )
  8. 10GBASE-KR/KX4 в оптику

    Ну на картинке с одной стороны 40GbE а с другой 25GbE :) и не прямо оно а через фифо, возможно есть какие то фаи которые понимаю KX/KR/KR4 и оптик в одном корпусе
  9. 10GBASE-KR/KX4 в оптику

    :) что значит напрямую? все одно надо разобрать один фай левел и собрать в другой. (KR/KX достаточно отличаются от R)
  10. 10GBASE-KR/KX4 в оптику

    FPGA от Xilinx или Intel справились бы
  11. Добрый день! Не подскажет ли кто хороший документ на тему флорпланинга, различных хардмакросов, и относительного расположения модулей на кристалле в Квартусе стандарт. Пробовал сам разбираться но все как то разобщенно и нет общей картины к сожалению
  12. этого не скажу, как правило это внутренние документы и наружу они не выходят.
  13. Приветствую! Требование к спецификации? - У каждой фирмы наверное свои - это вообщем то документ где описано что должен делать чип, возможно с некоторой детализацией внутренностей. Подобие даташита. Если я правильно понял требования = реквайрменты, описывает каждой строкой каждое требовани, обычно реквайрменты нумеруют и потом ссылаются в них в тестах при верификации. Каждый тест покрывает от одного до нескольких (небольшого количества) реквайрментов. Регрессия это набор таких тестов (коротких). Обычно окружение для верификации строится таким образом чтобы был тестбенч, к которому подключен девайс андер тест + модели внешних устройств + интерфейс для тестов. Собственно тесты взаимодействуют с верификационным окружением через этот интерфес.
  14. Если цена ошибки велика то обычно делают так: пишут спецификацию на продукт, из спецификации одна комманда пишет дизайн реквайрменты, другая верификейшн реквайрменты, на основании реквайрментов пишутся планы проектирования и верификации, после этого дизайн тим делает дизайн удовлетворяя и возможно уточняя дизайн реквайрменты, верификейн тим - делает модели внешних устройств, тестбенч и тесты для покрытия верификейшн реквайрментов, потом пускается регрессия тестов и смотрится покрытие верификейшн реквайрментов и покрытие кода, если покрытие кода превышает порог то переходят к физической имплементации, после нее СТА и регресси на нетлисте с разными углами и уже после этого проверка на изделии.... Тут я не упоминаю системный уровень когда идет подготовка спецификации.