Перейти к содержанию

LAS9891

Участник
  • Публикаций

    206
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о LAS9891

  • Звание
    Местный

Посетители профиля

1 952 просмотра профиля
  1. Косяк Export STEP 3D

    Цитата(speare @ Mar 28 2018, 22:40) У Вас Модели вынесены в отдельные слои? В Альтиуме стандоф не стоит никакой? Такая проблема была в 16 АД, если в слоях с моделями были еще и линии. Самый простой способ - сменить АД. Если в другой версии будет тоже самое - предлагаю покопать файл формата СТЕП в Нотпад++. Все модели вынесены в отдельный слой Механикал13. Где в Альтиуме глянуть этот стендоф?
  2. Косяк Export STEP 3D

    Цитата(Владимир @ Mar 27 2018, 11:07) версия алтиума? 16
  3. Косяк Export STEP 3D

    Открыл тот же файл в SolidWorks - та же проблема.
  4. Косяк Export STEP 3D

    Делаю экспорт платы из Altium Designer в формат STEP. Затем открываю файл STEP в Компасе и наблюдаю что все элементы расположенные на нижней стороне платы находятся на небольшом расстоянии от платы, т.е. не лежат на плате, а "висят в воздухе". На верхней стороны платы такого нет - все элементы без зазора лежат на плате. Почему так произошло? Как исправить?
  5. Смена сетки в Altium PCB.

    В старом добром P-CAD при трассировке платы возможно быстро менять сетку клавишей G. При этом заранее настроенные значения сетки переключаются по кругу, что очень удобно. В Altium Designer в PCB для смены сетки нужно нажать клавишу G и выбрать сетку из списка предлагаемого программой. Редактировать список невозможно. Свою сетку можно установить нажав кнопки Ctrl+Shift+G, далее ввести требуемое значение и нажать интер. Это очень не удобно. Если я использую в проекте сетку 1,25 мм и 0,625 мм, требуется постоянно переключаться между ними. После 20-го ввода значений сетки процесс как то стал задалбывать. Есть ли в AD механизм похожий на тот что в P-CAD? или хотя бы как отредактировать список с предлагаемыми сетками? Как убрать эти Mil и навставлять туда своих сеток?
  6. Использую мегафункцию DCFIFO. Возник вопрос. Возможна ли одновременная запись и чтение данных в/из DCFIFO?
  7. Цитата(Burenkov Sergey @ Aug 12 2017, 00:58) У вас с матрицы идет 8 или 10 бит? И Bayer filter вы делаете сами или контроллер матрицы? Какая SDRAM на плате установлена, на какой частоте вы ее запускаете? C матрицы идёт 8 бит. На счёт Bayer filter - матрица монохромная. Пока пробую использовать асинхронную SRAM: [attachment=108349:61WV1024...16_SRAM_.pdf] Цитата(_pv @ Aug 11 2017, 17:37) если доступ к памяти быстрее 80МГц, значит в каждый цикл чтения данных для монитора можно ещё впихнуть цикл записи, если очередной пиксель с камеры пришёл. даже если цикл доступа медленнее 80МГц, но быстрее чем 42, то в 21 цикл обращения к памяти можно впихнуть 20 чтений и одну запись, но так как чтение теперь не совпадает по частоте с частотой монитора, читать надо через небольшое фифо, откуда монитор с частотой 40МГц данные будет забирать. Возможно ли использовать такой алгоритм с вот такой памятью: [attachment=108350:61WV1024...16_SRAM_.pdf]
  8. Цитата(_pv @ Aug 11 2017, 16:18) и без дополнительного фифо на 20 отсчётов тогда обойтись. А можно подробнее?
  9. Здравствуйте! Прошу совета. Задача следующая. Требуется вывести видеоизображение с КМОП матрицы на стандартный монитор. Проект реализую на Cyclone IV. На плате также имеется SRAM 2 MB и SDRAM 64 MB. Пиксельная частота камеры 2 МГц, пиксельная частота монитора 40 МГц. Разрешение кадра 800х600. Матрица выдает кадры друг за другом без остановки. Поскольку частоты не совпадают необходимо использовать кадровый буфер. Предполагаю два варианта: 1) организовать кадровый буфер в SRAM на два кадра. При этом считывать данные из матрицы сначала в FIFO1 затем в SRAM. Когда первый кадр будет записан в SRAM начать выводить первый кадр SRAM->FIFO2->Монитор, при этом записывать второй кадр. При такой реализации возникают вопросы. Поскольку частоты разные, что делать, в случае, если первый кадр выведен на монитор, а второй кадр еще не считан? Шина адреса и шина данных у SRAM одни для записи и чтения, поэтому придется обеспечить корректное чередование записи и чтения? Как этого добиться? 2) организовать кадровый буфер на два кадра в разных микросхемах: в SRAM первый кадр, в SDRAM второй кадр. В этом случае шины адреса и шины данных раздельные и можно одновременно писать второй кадр в SDRAM и считывать первый из SRAM. При такой реализации возникают такие вопросы. В случае если кадр на монитор выведен, а новый еще не считался, можно будет повторить вывод старого кадра, после чего вывести новый кадр. Но вот в чем проблема, матрица выдает кадры друг за другом без остановки, и если новый кадр не считался (не успел) точно к моменту, когда старый закончил выводиться на монитор, то будет постоянно выводиться старый кадр. Как добиться этой синхронности? или необходимо считывать кадры с матрицы не постоянно, а только по требованию? типа считал первый кадр, начинаешь выводить первый и считывать второй, выводишь первый кадр несколько раз, до тех пор, пока не считается второй, когда считался второй, начинаем выводить второй и писать третий и так по кругу.
  10. Цитата(sonycman @ Jun 5 2017, 11:46) Сами видите, какая получается мешанина из разных терминов, когда одно и то же слово переводится по-разному. В оригинале написано так же: [attachment=107456:42S16320B_86400B.pdf]
  11. Цитата(Golikov A. @ Jun 5 2017, 11:35) Правильнее читать оригинал, потому что в русскоязычной версии явно применялся творческий перевод, в котором техническую скуку разбавили синонимами... В оригинале написано так же: [attachment=107455:42S16320B_86400B.pdf]
  12. Пробую разобраться с работой микросхемы SDRAM. Нашёл перевод описания на микросхему от фирмы Micron: [attachment=107449:Micron_S...________.pdf] Возник вопрос с настройкой регистра управления. В описании написано: "3.2. Длина пакета Доступ к SDRAM по чтению и по записи пакетно­ориентированный, при этом длина пакета программируется, как показано на рис. 1. Длина пакета определяет максимальное число ячеек, которые могут быть доступны для поданной команды чтения или записи. Пакеты длиной 1, 2, 4 или 8 слов могут быть последовательными или чередующимися, ..." Вот в этом абзаце слова "ячейка" и "слово" одно и то же? Далее. Допустим размерность одной ячейки 16 бит и я хочу использовать длину пакета в 1 слово. Тогда при поступлении команды чтения или записи будет доступна одна ячейка. Пока все ясно. Далее написано следующее: "При подаче команды чтения или записи выбирается блок ячеек колонки, равный длине пакета. Все ячейки для этого пакета размещаются в пределах этого блока." - т.е. в моём случае выбирается одна ячейка из колонки, пакет равен одной ячейке и соответственно блок тоже равен одной ячейке. Пока все ясно. Далее: "Это означает, что если будет достигнута граница блока, то пакет вернётся к его началу." - ??? Кто куда вернётся? И самое непонятное: "Блок однозначно выбирается линиями A1­A9 (x4), A1­A8 (x8) или A1­A7 (x16), когда длина пакета равна 2; A2­A9 (x4), A2­A8 (x8) или A2 A7 (x16), когда длина пакета равна 4; и A3­A9 (x4), A3­A8 (x8) или A3­A7 (x16), когда длина пакета равна 8. " - допустим выбрал бы я длину пакета 2, что означают сиволы x4, х8, х16? Что за алгоритм такой?
  13. Цитата(Golikov A. @ May 12 2017, 00:13) так SDRAM контроллер есть и без ниоса, он то тут причем В MegaWizarde видел только для DDR SDRAM, или вы имеете ввиду где нибудь скачать?
  14. Цитата(Kapsik @ May 11 2017, 11:27) Тему прочитал, но не совсем понял в каком месте необходим НИОС? Решил использовать ниос, потому что там есть готовый контроллер SDRAM и на данный момент вывод изображения из буфера SDRAM уже работает.
  15. Цитата(Realking @ May 10 2017, 15:22) АЦП->автономный блок->FIFO->DMA->Avalon шина->mm_bridge->SDRAM А в роли FIFO выбрать Avalon-ST Dual Clock FIFO Core ?