raa-st

Извините, но Вашего резюме в почтовом ящике нет. Если актуально еще, повторите, пожалуйста, попытку.

Пусть присылает резюме, может в верификатора переквалифицируем раз молодой :)

Актуально

Актуально

Актуально

DO-254 это стандарт, накладывающий в том числе требования на RTL описание. Ruleset можете найти в интернете, стандарт открытый. А корпоративный стандарт на то и корпоративный, что для внутреннего пользования.

Актуально

Как таковых возрастных ограничений нету. Если у Вас богатый сишный background, верификация все же больше software чем hardware, и есть желание углубиться в дебри UVM и SystemVerilog Assertions, то почему бы и не попробовать. Присылайте резюме, приходите пообщаемся.

Актуально.

В компании РАА Спецтехника, Зеленоградское отделение цифровых систем, открыта вакансия на позицию RTL разработчика. Основные обязанности: - разработка RTL IP cores. В основном интерфейсы и обработка данных. Требования: - Опыт работы RTL разработчиком от 3-х лет; - Уверенное знание Verilog; - Опыт работы с FPGA Altera, Xilinx; - Работа с трекером и системой контроля версий; - Технический английский; - Умение работать в команде; - Способность к обучению. Большим плюсом будет: - Знание SystemVerilog; - Понимание современного маршрута проектирования и верификации цифровых систем; - Понимание принципа проектирования для верификации и reuse; - Опыт работы с симулятором Questa; - Опыт использования SVA/OVL; - Работа в Linux окружении. Мы предлагаем: - оформление по ТК РФ; - работа в Зеленограде, в офисе; - молодой коллектив, интересные задачи; Компенсация. Оклад обсуждается индивидуально, но в рамках, от 100 т.р. чистыми, опытному специалисту, который сразу сможет влиться в задачи. резюме: [email protected] телефон: 8-495-651-90-32

В компании РАА Спецтехника, Зеленоградское отделение цифровых систем, открыта вакансия на позицию инженера-верификатора FPGA. Мы приглашаем как опытных профессионалов, так и молодых специалистов, желающих углубиться в области изучения верификации цифровых систем. В Васши обязанности будет входить: - участие в составление test plan на rtl IP cores; - разработка testbench на базе uvm библиотеки; - разработка testbench на базе tlm транзакций; - разработка моделей функционального покрытия на rtl IP cores (functional coverage) - анализ результатов покрытия (code/functional coverage) Большим плюсом будет знание маршрута верификации цифровых систем от Mentor Graphics: - Questa; - Questa Verification Managment; - UCDB. Мы предлагаем: - оформление по ТК РФ; - работа в Зеленограде, в офисе; - молодой коллектив, интересные задачи; Компенсация. Оклад обсуждается индивидуально, но в рамках, от 100 т.р. чистыми, опытному специалисту, который сразу сможет влиться в задачи. Для молодых специалистов мы предлагаем меньшую компенсацию, но возможность обучаться. От соискателя требуется уверенное знание C/C++, понимание цифрового дизайна желательно, но не критично. Главным является желание развиваться в области цифровой верификации. резюме: [email protected] телефон: 8-495-651-90-32