Jump to content

    

Naixrim

Участник
  • Content Count

    32
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Naixrim

  • Rank
    Участник

Recent Profile Visitors

407 profile views
  1. Знаете, я пошел воссоздавать ситуацию, которая привела к ошибке и прочее. И у меня не получилось! Я в модуль закинул портов еще больше чем было тогда ( тогда было порядка 12ти) и сейчас все работает, я просто с нуля переписал топ модуль, по всей видимости не заметил ранее ошибку. Сейчас сижу и думаю насколько глупо я выгляжу. Насчет организации, ваш посыл я понял, спасибо за ответ, скрестил пальцы и надеюсь, что по 20 Мб файлы делать не буду =)
  2. Имеется в виду, что в одном файле несколько модулей. Да, можно. Об этом описано здесь - https://www.kit-e.ru/articles/circuit/2008_5_154.php
  3. Приветствую Форум! При моделировании одного проекта, заметил, что modelsim не компилирует, если у модуля, будь то топ-модуль или подмодуль, много входных/выходных портов. Решил почитать документацию, чтобы узнать, а сколько можно передать переменных в модуль? В литературе не нашел, каюсь, возможно проблема в том как искал. module1 mod(a, b, c, d,..., N); // В данном случае N будет равняться чему? И еще вопрос, я понимаю, что возможно это дело вкусовщины, но - Как грамотно организовывать иерархию модулей? Каждый, прям совсем каждый, отдельный модуль по своим файлам? Несколько модулей в одном? Или комбинация из этого? Всем спасибо за ответы!
  4. При генерации меандра, у меня были огромные выбросы по фронтам, вверх и вниз, ваш совет помог от них избавится. Спасибо всем в тем, кто оказался в теме и своим участием помог, помогаете развиваться, благодарю!
  5. Насчет качества пропускаемого сигнала я посмотрю отдельным экспериментом, подав на нее сигнал с генератора и посмотрев, что собственно будет на выходе, там думаю можно будет думать, но я этот парамтер tPHL воспринимал лишь как время задержки от входа до выхода, но после вашего комментария пересмотрел графики и вы правы насчет 100 МГц.
  6. У меня есть эта книга в печатном варианте, но такого я там не помню, буду внимательней читать =)
  7. По сути, я могу попробовать дальше насиловать плату кмопом и запитать ее сильнее, так как запитан банк сейчас от 2.5, и выдает она соответственно LVCMOS25 при 12мА, но можно запитать от 3.3, также можно поднять DRIVE, правда придется поменять банк, я сейчас вывожу со 2 банка, а он выше 16мА не поддерживает. Грубо говоря увеличить мощность, выяснить хватает ли ее для покрытия паразитной емкости линии. Насчет шинников, хм... мне нужны будут шинники, чтобы протянуть сигналы до шинников, что выдают сигнал во вне. Это не лишено смысла, но пока не хочется так кардинально менять все, но если вопрос будет стоять именно таким ребром надо будет думать в эту сторону. Насчте эффекта окурка, как он в оригинале называется, я бы глянул?
  8. Благодарю за обьяснение. Где-нибудь прописано как и на сколько отличаются FAST и SLOW? И как зависят от выходных параметров? А также что значит - INST "I_FORCE_CONTROL13" IOB = FALSE; ?
  9. Применяемую ПЛИС назвал еще начальном сообщении, но продублирую - xc6slx100 (SPARTAN 6 LX100) Максимальный ток выдает вроде 24мА. Почитав на досуге Constrain Guide, нашел интересную конструкцию вида NET ”net_name” MAXSKEW=allowable_skew [units]; Это к вашим fast или slow, попробовал, действительно фронты становятся короче, но не приближаются к заданным значениям, т.е. задавал 2ns и 1ns, 2ns он выдает, при 1ns, фронт короче, но скорее 1,8ns. UPD - Посчитал, для каждого из банков необходимое количество конденсаторов по питанию, возможно надо поменять их емкость, в данный момент стоит - 0,1 мкФ
  10. UPD! Ранее я смотрел сигнал неосредственно в точке, между выводом ПЛИС и входом шинного формирователя, где и видел свой синус. Но ответ iosifk натолкнул на мысль посмотреть чисто вывод ПЛИС и вуаля, я получил свой меандр, вполне красивый, что говорит, что природа синуса кроется непосредственно в соединении ПЛИС и шинника. Данную проблему буду решать самостоятельно, но от вероятных советов или мыслей не откажусь.
  11. Задача - Необходимо сформировать меандр 100 МГц и вывести его на несколько шинных формирователей, для дальнейшего усиления до TTL и выдачей наружу, далее не уведомлен. (т.е. сформировать несколько таких сигналов.) За основу взять кварцевый генератор, который выдает меандр с частотой 50МГц. Стандарт вывода - LVCMOS2.5 Скорость наростания - Честно признаюсь, что не осведомлен о возможности ее регулировать, я считал, что она определяется непосредственно возможностями выходных пинов ПЛИС. Максимальный ток вывода - Если правильно понимаю 12мА. Зачем выводить - так определено задание ничего более сказать не могу. Также считал, что выводы единозначно выводят сигнал, то есть все одинаково, в плане фронтов и частоты. Видимо я был не прав, раз вы задаете такой вопрос. Согласно даташиту, ПЛИС может выдавать такую частоту. Фронты - хотелось бы конечно 2ns. Опять же согласно даташиту максимальный фронт для данной ПЛИС - 144ps. Видимо в идеальном случае. Сладкое оставлю на завтра.
  12. Здравствуйте Пользователи. У меня стоит задача выдать с ПЛИС меандр с частотой 100МГц. На вход ПЛИС (xc6slx100) приходит меандр 50 МГц с кварца. Как показано на приложенном рисунке, я пропускаю сигнал через DCM -> PLL -> ODDR2, чтобы умножить сигнал в два раза. ODDR2 был прикручен, так как при компиляции проекта, шли ошибки о невозможности вывести данный сигнал через обычный IO. Проблема закралась в том, что при выводе сигнала, я получаю вместо меандра с частотой 100МГц получаю синус 100МГц. Прошу дать совета по направлению поиска ошибок. Всю недостающую информацию предоставлю позднее, так как не знаю, что потребуется для решения.
  13. Цитата(krux @ Nov 11 2016, 14:23) а частота какая? требования по джиттеру есть? а то может перейти-то вы прейдёте, но потом ничего толкового этим LVCMOS сделать не сможете? Частота 10МГц, требования к джиттеру, чтобы был как можно меньше. Ясно, что это расплывчатое требование насчет джиттера, но я сейчас слабо разбираюсь, в каких пределах он может быть, чтобы требовать конкретное значение.
  14. А если использовать подключение single-ended для lvpecl и работать по одному проводу вместо дифференциальной пары?